文章目录 1 场景描述2 zynqmp 开发板配置vlan2.1 配置内核2.2 配置vlan地址 3 windows 配置网卡vlan标签3.1 网卡配置vlan标签3.2 开发板与windows进行ping连接 4 ubuntu配置vlan4.1 ubuntu配置桥接，使用同样的物理网卡4.2 开发板ping 虚拟机 5 VLAN的pcap与普通的pcap的区别 1 场景描述

前言： 在裸机下运行的需手动加载不同的代码到PL执行。 PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。 Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。 描述信息可以使用file命令查看  其中我个人最关心的是data length，这个数据长度表示bin文件的长度。 1、准备：

比如Cortex™-R5 处理器的Vitis工程生成hex和bin文件。 如下图片中的Command中输入下面内容： armr5-none-eabi-objcopy -O binary ${ProjName}.elf ${ProjName}.bin;armr5-none-eabi-objcopy -O ihex ${ProjName}.elf ${ProjName}.hex 但是由于vi

前言： 文章目标：用PL的IO点亮一个LED灯。 硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I 硬件引脚：LED - AE15， Key- AE14， 200MHz晶振 - AE5 软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1 新建Vivado工程： 1、打开Vivado2021.1，创建一个工程，

前言： 硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I 软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1 文章目标：1、UART在正常模式下中断接收的回显例子。                   2、Xilinx自带UART库代码有点累赘，在例1基础上优化。                   3、在例2的基

参考： https://support.xilinx.com/s/question/0D52E00006iHmHUSA0/map-file-in-sdk?language=en_US 右键c工程，选中c/c++ Build Settings选项。 在下图所示地方添加下面一行，其中test.map可以根据更改生成map文件的名字。  -Wl,-Map,test.map