基础元件结构组成 CLB是指可编程逻辑功能块（Configurable Logic Blocks），CLB是FPGA内的三个基本逻辑单元。 FPGA并行性 调度：确定不同运算之间的数据和控制依赖关系的过程，用于判定执行每项运算的时间。 流水线化：流水线化是一种数字设计技巧，支持设计人员避免数据依赖关系，提升算法硬件实现中的并行性。原始软件实现中的数据依赖关系将保留用于实现功能等效性，

本文是我在学习FPGA时学到的相关知识与总结，希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。转载请注明出处。 Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998：Introduction to FPGA Design with Vivado High-Level Synthesis