摘要：synplify综合的时候会优化掉没有用到的信号或者模块，为防止synplify优化ILA或信号特记录此方法； 我使用的是synplify_pro compile完成之后，可以打开synplify图形化的网表 1.防止synplify优化wire信号 在vivado里面一般可以用mark_debug解决 但是在synplify需要用 /*synthesis syn_