risc专题
RISC-V教学内容及短视频吸引因素
RISC-V 教学内容 在我的认知中，大多数人对RV仍然了解甚少，我想本实习岗位主要面向对 RV 不了解或了解很少的同学，帮助大家更好入门。 因此教学内容为： RISC-V 简要介绍；RISC-V 指令集知识简要讲解，指令集介绍，各个指令集的指令规则及指令运行演示，可以结合模拟器运行结果讲解更为直观；常见 RV 模拟器介绍，分别适用的场景。对于一些简单的 RV 模拟器可以展开讲解安装部署使用
【Rust日报】2020-10-28 RustSBI项目已进入RISC-V SBI标准
RustSBI项目已进入RISC-V SBI标准 RISC-V指令集的SBI标准规定了类Unix平台下，操作系统运行环境的规范。目前，RustSBI项目已获得SBI编号4，代表它已经被收录入RISC-V SBI标准。 RISC-V架构中，存在着定义于操作系统之下的运行环境。这个运行环境不仅将引导启动RISC-V下的操作系统，还将常驻后台，为操作系统提供一系列二进制接口，以便其获取和操作硬件信息。
【Rust日报】2021-01-26 太素桌面系统：基于RISC-V架构的Rust系统内核
太素桌面系统：基于RISC-V架构的Rust系统内核（十二） 编写“太素”桌面操作系统的文章更新到第十二期。本期文章在前文成果的基础上，开始编写一个简单的桌面系统结构。这包括桌面、窗口和其中的控件，以及文字标签的显示方式。 太素OS是一个RISC-V架构、Rust编写的操作系统内核。作者在系列文章中介绍，“太素”的名字来源于道家五太之一，可以演化万物。这个项目实现了包含图形处理器在内的外部设备控
deepin 加入甲辰计划，共建 RISC-V 繁荣生态
内容来源：deepin（深度）社区 今日，deepin(深度)社区宣布正式加入甲辰计划，致力于在下一个丙辰年（2036龙年）之前，基于RISC-V实现从数据中心到桌面办公、从移动穿戴到智能物联网全信息产业覆盖的开放标准体系及开源系统软件栈，使RISC-V软硬件生态达到作为主流指令集架构所需的生态成熟度。 deepin(深度)社区成立于2008年，在电脑操作系统开发领域经验沉
01_RISC-V 入门及指令集学习
参考文档 risc-v入门：https://blog.csdn.net/bebebug/article/details/128039038RISC-V OS：https://blog.csdn.net/bebebug/article/details/130551378riscv-spec文档：https://riscv.org/wp-content/uploads/2019/12/riscv-s
【跟我学RISC-V】（三）openEuler特别篇
写在前面 这篇文章是跟我学RISC-V指令集的第三期，距离我上一次发文已经过去一个多月了，在这个月里我加入了oerv的实习项目组，并且还要准备期末考试，比较忙。 在这篇文章里我会隆重、详细地介绍一个对RISC-V支持非常友好的Linux发行版，同时也是国产操作系统 — openEuler.在此之前我都是使用我最熟悉的Fedora，在x86上Fedora确实非常好用、体验好，但是在RISC-V上总
Linux Kernel入门到精通系列讲解（RV-Kernel 篇） 5.1 从零移植 Linux kernel，基于RISC-V
1. 概述 上一章节我们已经将u-boot部署好了，本章节，我们将从零移植Naruto-Pi的Linux kernel，移植通用RISCV很简单，在移植之前，大家也可以参考我之前写的文章，Linux ARM平台开发系列讲解（QEMU-体验篇） 1.1 编译QEMU 构建RISC-V64架构 运行Linux kernel 2. Linux kernel 下载地址 本章节下载的是最新的Lin
RISC-V基础编译
RISCV编译 1、 编译步骤2、重要配置3、elf-gcc和linux-gnu-gcc的区别 1、 编译步骤 mkdir build installcd build../riscv-gnu-toolchain/configure--prefix=/xxx/install --with-arch=rv32gc --with-abi=ilp32d --enable-debug
【跟我学RISC-V】（二）RISC-V的基础知识学习与汇编练习
写在前面： 这篇文章是跟我学RISC-V的第二期，是第一期的延续，第一期主要是带大家了解一下什么是RISC-V,是比较大体、宽泛的概念。这一期主要是讲一些基础知识，然后进行RISC-V汇编语言与c语言的编程。在第一期里我们搭建了好几个环境，你可以任意选一个你喜欢的RISC-V环境（能够执行RV机器码的平台），然后进行代码编写、编译、汇编、链接、运行、观察现象的这一过程。同样地，在这一篇里我也会拿
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
写在前面 现在计算机的体系架构正是发展得如火如荼的时候，占领桌面端市场的x86架构、占领移动端市场的arm架构、在服务器市场仍有一定地位的mips架构、国产自研的指令集loongarch架构、还有我现在要讲到的新型开源开放的RISC-V指令集架构。 我先说一说我的学习经历，三年前我开始学习x86架构，不得不说x86架构这么多年的发展变得是真的非常复杂和难以概括，它为了兼容性，不得不保留一些早期
RT-thread移植指南-RISC-V
目录 RT-thread移植指南-RISC-V 1. 概述 1.1 移植资料参考 1.2 移植开发环境准备 2. 移植步骤 2.1 全局中断开关函数 2.2 线程上下文切换函数 2.3 线程栈的初始化 2.4 时钟节拍的配置 2.5 中断函数（中断时现场保护、中断注册和使能） 2.5.1 interrupt_gcc.S： 2.5.2 中断注册、使能、和分发 2.6 R
【跟我学RISC-V】认识RISC-V指令集并搭建实验环境
写在前面 现在计算机的体系架构正是发展得如火如荼的时候，占领桌面端市场的x86架构、占领移动端市场的arm架构、在服务器市场仍有一定地位的mips架构、国产自研的指令集loongarch架构、还有我现在要讲到的新型开源开放的RISC-V指令集架构。 我先说一说我的学习经历，三年前我开始学习x86架构，不得不说x86架构这么多年的发展变得是真的非常复杂和难以概括，它为了兼容性，不得不保留一些早期
进迭时空宣布开源RISC-V芯片的AI核心技术
仟江水商业电讯（4月29日 北京 委托发布）4月29日，在“创芯·生生不息——进迭时空2024年度产品发布会”上，进迭时空CEO、创始人，陈志坚博士宣布将开源进迭时空在自研RISC-V AI CPU上的核心技术，包括AI扩展指令和全部AI软件栈代码，助力RISC-V生态建设。为了RISC-V开发者们便捷使用这些AI代码，进迭时空正在做代码整理，预计最晚将在今年Q4季度开源所有AI软
WCH RISC CH32V303RCT6 单片机的SDI Printf 虚拟串口功能 类似RTT打印功能 简单分析
参考： 有关于 SDI printf 更多的信息和资料吗？ 关于 CH32 系列 MCU SDI 虚拟串口功能的使用 【CH32X035 评估板测评】+ 教你使用 SDI 接口重定向 printf 0.前言 有段时间没有看CH32V单片机的开发了，今天帮新来的同事调试时候看到debug.c里面有新的函数SDI_Printf_Enable： 大概看了下，感觉有点像RTT，去wch官方那个
制作一个RISC-V的操作系统十四-任务同步和锁
文章目录 并发与同步临界区和锁锁死锁解决死锁自旋锁（spin lock）原子性问题原子操作实现amoswap.w.aq例子 另一种方法自旋锁的注意事项代码其他同步技术 并发与同步 控制流：可理解为任务或进程 中断也可以理解为一个切换到另一个任务（中断处理程序），于是宏观上认为同时执行了 同步：可以理解要求某个任务的某个操作与某个任务的某个操作的先后顺序有要求 临界区和锁
在RISC-V64架构的CV1811C开发板上应用perf工具进行多线程程序性能分析及火焰图调试
CV1811C环境编译 SDK目录结构 .├── build // 编译目录，存放编译脚本以及各board差异化配置├── buildroot-2021.05 // buildroot开源工具├── freertos // freertos系统├── fsbl // fsbl启动固件，prebuilt形
Achronix FPGA增加对Bluespec提供的基于Linux的RISC-V软处理器的支持，以实现可扩展数据处理
Bluespec支持加速器功能的RISC-V处理器将Achronix的FPGA转化为可编程SoC 2024年4月——高性能FPGA芯片和嵌入式FPGA（eFPGA）硅知识产权（IP）领域的领先企业Achronix半导体公司，以及RISC-V工具和IP领域的行业领导者Bluespec有限公司，日前联合宣布推出一系列支持Linux的RISC-V软处理器，这些处理器都可用于Achronix FPGA产
【开源鸿蒙】调试OpenHarmony轻量系统QEMU RISC-V版本
【开源鸿蒙】调试OpenHarmony轻量系统QEMU RISC-V版本 一、准备工作1.1 编译OpenHarmony源码1.2 确认OHOS_Image已生成1.3 确认OHOS_Image文件是否有调试信息1.4 检查config.gni文件是否有-g编译选项 二、GDB调试2.1 启动QEMU模拟器2.2 启动GDB调试器2.3 连接QEMU模拟器2.4 使用GDB进行断点调试 三、
点亮一颗 LED: 单片机 ch32v003 (RISC-V) 使用 rust 编写固件
首发日期 2024-04-09, 以下为原文内容: 使用 rust 编写单片机的程序 ? 很新, 但没问题. 使用 RISC-V CPU 的单片机 (比如 ch32v003) ? 也没问题. 同时使用 ? 哦嚯, 问题出现了 !! ch32v003 是一款使用 rv32ec 指令集的国产单片机, 很便宜 (某宝零卖只要 0.4 元一个, 在同档次几乎是无敌的存在). 主要困难在于 rv3
RISC-V特权架构 - 中断注入
中断注入 1 中断注入的作用2 mip寄存器3 中断注入后的处理过程 本文属于《 RISC-V指令集基础系列教程》之一，欢迎查看其它文章。 1 中断注入的作用 中断注入，就是在M模式下，手动向S模式去产生一个中断。 比如：向mip寄存器的bit5（STIP）写1，S模式就会产生一个时钟中断。 设置mip寄存器中的STIP字段，相当于把M模式下的定时器中断，注入S模式，并
芯来科技、IAR和MachineWare携手加速符合ASIL标准RISC-V汽车芯片创新
支持软件开发团队在虚拟硬件平台上进行固件和MCAL开发 芯来科技（Nuclei）、IAR和MachineWare紧密合作，加速RISC-V ASIL合规汽车解决方案的创新。此次合作简化了汽车电子的固件和MCAL开发，提供了虚拟和物理硬件平台之间的无缝集成。通过这种合作努力，设计人员可以更早地开始软件开发，并轻松扩展其测试环境。 芯来科技、IAR和MachineWare之间的努力实现了在虚拟和物
制作一个RISC-V的操作系统十-Trap和Exception(流 mtvec mepc mcause mtval mstatus trap完整流程)
文章目录 流mtvecmepcmcausemtvalmstatustrap 初始化trap的top half（硬件完成）trap的bottom half（软件完成）从trap返回代码实现 流 控制流：程序控制的执行流 trap分为中断和异常 mtvec base：存储trap入口函数的基地址右移两位的即四字节对齐的地址 WARL:可以写任何值，但读出来的值需要是合法才行
一文读懂RISC-V与ARM
RISC-V和ARM是近年来备受关注的两种处理器架构。RISC-V是一种基于精简指令集计算(RISC)原理的开源指令集架构(ISA)，而ARM是一种专有ISA，由于其长期存在于嵌入式系统和移动设备中，已成为嵌入式系统和移动设备的主导选择。市场以及多年积累的信任和专业知识，赢得了广泛的声誉。 比较这两种架构对于了解它们的优缺点以及它们对未来计算的潜在影响至关重要。 什么是 ISA（指令集架构）？
小核引导RTOS---RISC-V C906
文章目录 参考日志编译框架目标fip 启动流程fip文件组成BL2程序 总结思考备注 参考 参考1. How does FSBL load the FreeRTOS on the small core and execute it?参考2. Duo now supports big and little cores?Come and play!Milk-V Duo, sta
【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(九)- 向量定点算术指令
1. 引言 以下是《riscv-v-spec-1.0.pdf》文档的关键内容： 这是一份关于向量扩展的详细技术文档，内容覆盖了向量指令集的多个关键方面，如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术指令、向量归约操作、向量掩码指令、向量置换指令、异常处理以及标准向量扩展等。 首先，文档定义了向量元素和向量寄存器