问题描述：如图，用Quartusii打开.v文件中文注释出现乱码。 解决方法： 在文件夹中找到出现乱码的.v文件，打开方式选择记事本，发现并没用乱码，这里是编码格式不同 这里选择另存为，将编码格式改为UTF-8，保存即可。 再次用Quartus打开，发现乱码消失，问题解决。

编译好Verilog文件后（module名与文件名一致） 点击Processing 》Start 》Start Test Bench Template Writer创建testbench的.vt文件 自动保存在工程目录下的simulation/modelsim文件夹下，打开编辑 `timescale 1 ps/ 1 ps module kechengsheji_vlg_tst();

1.问题描述：  基于FPGA的DCT/小波变换的verilog实现，modeslim仿真，quartusii硬件下载 小波变换为整数97变换 DCT为二维图像压缩解压缩 2.部分程序：   `timescale 1ns / 10ps // // Company:  // Engineer:  // Design Name:  // Module Name:    integral

喵喵~~，QuartusII下载文件有这三种：sof、pof、jic，这三个文件的区别是什么呢？见下： sof和pof是bin文件，调试时下载到FPGA的RAM里面，掉电丢失，再次上电需要重新烧过； sof是通过JTAG下载到RAM里的，pof是通过AS接口下载的。 pof属于主动方式：上电主动将程序读入FPGA芯片  jic属于被动方式：上电由FPGA主动读取 jic是Prom文件，是会

笔记：QuartusII生成jic 1.File——>convert programming file 2.convert programming file 界面 选择programming file type为pof,选择设备，不知道此处选什么的，可以打开programmer看一下如图auto detect一下：选择文件 下拉到Input files to conve