The Load Slice Core Microarchitecture 摘要： 背景： 为了挖掘ILP，处理器从简单的按序流水线发展为超标量乱序流水线。利用超标量乱序流水线在提高ILP的同时，也能够提高cache和memory操作的并行。但是随着片外的存储墙和更复杂多核中的缓存层级结构，cache和memory的访问代价变得更大，因此MHP（memory hierarchy paralle

最近在学习CPU架构相关内容，做个笔记，不足之处还望指出，共同交流进步 Sky Lake Architecture 1. CPU总体架构简图2.CPU前端（Front End）L1 Instruction CacheInstruction Fetch & PreDecodeInstruction QueueMS ROM (MocroCode Sequencer ROM)DSB (Decode

转到 Processor Microarchitecture an Implementation Perspective 读书笔记