前言 JESD204B/C基于SERDES（SERialization/DESerialization）技术，也就是串化和解串，在发送端将多位并行的数据转换为1 bit的串行数据，在接收端将串行数据恢复成原始的并行数据。 在JESD204接口出现以前，数模转换器的数字接口绝大多数是差分LVDS的接口，这就造成了布板的困难，当PCB的密度很大的时候就需要增加板层从而造成印制板的成本上升。 而JES

前言 JESD204B/C基于SERDES（SERialization/DESerialization）技术，也就是串化和解串，在发送端将多位并行的数据转换为1 bit的串行数据，在接收端将串行数据恢复成原始的并行数据。 在JESD204接口出现以前，数模转换器的数字接口绝大多数是差分LVDS的接口，这就造成了布板的困难，当PCB的密度很大的时候就需要增加板层从而造成印制板的成本上升。 而JES

Framer ： 对应数据接收端，处理模拟信号经过ADC转化后的数字信号，将其打包为jesd204b 协议的格式，通过高速串行总线（ SERDOUT ）发送到FPGA，FPGA 通过 SYNCIN （rx_sync）给ADRV9009 提供同步反馈信号。 Dframer ： 对应数据发射端，处理来自FPGA的数据通过高速串行总线发送的打包为jesd204b 协议的格式数据，并通过D