1.PLLVR频率计算 高云的M3核要用到PLLVR核，其输出频率=FCLKIN*(FBDIV_SEL+1)/(IDIV_SEL+1)，但同时要满足FCLKIN*(FBDIV_SEL+1)*ODIV_SEL)/(IDIV_SEL+1)的值在600MHz和1200MHz之间。例如官方示例，其输入频率FCLKIN=50MHz，要输出80MHz，则pllvr_inst.IDIV_SEL = 4，pll

1.M3硬核IP下载：Embedded M3 Hard Core in GW1NS-4C - 科技 - 广东高云半导体科技股份有限公司 (gowinsemi.com.cn) 特别说明：IDE必须是1.9.9及以后版本，1.9.8会导致编译失败（1.9.8下1.1.3版本IP核可用） 以下根据官方提供的开发包，在GW1NSR-4C开发板上实现8个led点灯及串口通信测试。 2.FPGA综合：

1.开发板 核心板，主芯片GW1NSR-LV4CQN48P，丝印文字“奥陶纪Octet，QQ群808770961”： 晶振：27MHz，22引脚 两个按键：靠近中间，23引脚，按下为低电平；靠近外侧，20引脚，按下为低电平 靠近USB接口右侧6针为JTAG接口，引脚定义为左侧丝印文字，在6针下侧有4个拨码开关，“on”位置对板载FPGA编程。 底板，丝印文字“Mini_Star Basi