参考博客：《Logisim的使用》https://www.cnblogs.com/lfri/p/9790102.html 电路描述 功能：实现一个1-bit全加器 上面是别人的电路，下面是我的电路 经过测试，两个电路结果相同。 思路就是：把每一个输入连到两个AND Gate上，同时保证两个输入不能连接到相同的两个AND Gate上 还没十分理解为什么要设计成三个输入，可能是两个普通输入，一个