整理了一下，做成合集，方便大家查询。 点击标题就可以选择文章查看，会直接挂在公众号的主页菜单栏里的“资料合集”里，感觉好的话，请多多推广喔~~                                                                             未完待续

课程简介 数字版图设计即利用EDA工具，实现自动布局布线，完成从netlist到GDS的转变。作为数字ASIC设计流程中的最后一步，数字版图设计是最重要的一个环节，决定着芯片设计成功与否。 随着工艺尺寸发展的越来越小，20nm以下的设计越来越成为设计主流。原有的EDA工具已经无法设计更为先进的工艺节点，作为IC设计的上游，各家EDA公司也争相推出第二代的后端设计工具。Innovus，作为第一代

最近在学report_timing这个命令，发现自己对timing report的认知只停留在看slack和delay数值上。于是，决定研究一下这个report。Innovus/Encounter的report格式确实有点不按套路出牌，初看有点凌乱。以下只是我的一些简单认识，各位timing大神可以直接忽略，希望对新人会有帮助： 首先，我们来看一条简单的timing path report