OFDM 802.11a的FPGA实现(二十一)发射主控模块MCU(含代码)

2024-05-24 04:20

本文主要是介绍OFDM 802.11a的FPGA实现(二十一)发射主控模块MCU(含代码),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

目录

1.前言

2.主控逻辑

3.Matlab

4.verilog

5.ModelSim

6.ModelSim仿真结构与Matlab自动化对比


完整工程链接(含verilog和Matlab代码)

https://mp.weixin.qq.com/mp/appmsgalbum?__biz=MzkxNjM0NDk2Nw==&action=getalbum&album_id=3409621333838200834#wechat_redirecticon-default.png?t=N7T8https://mp.weixin.qq.com/mp/appmsgalbum?__biz=MzkxNjM0NDk2Nw==&action=getalbum&album_id=3409621333838200834#wechat_redirect 

1.前言

  对于发射部分的OFDM 802.11a的FPGA实现,已经接近闻声了,现在是万事俱备只欠东风,所有功能模块已经设计完成,目前还需要一个主控模块,其作用是:
(1)与MAC通信进行数据交互;
(2)控制一包发射数据按照PPDU帧结构的顺序进行发送。

  下面这两张图一直放出来,不觉得厌烦,这是协议的核心。

PPDU帧结构

PPDU帧结构

PPDU帧结构

PPDU帧结构

2.主控逻辑

  由于最终生成的OFDM符号有着严格的格式与时序要求,并且各个功能模块的处理延迟也能保持稳定,因此主控单元MCU需要对数据流向实现控制功能。另外,每次发射处理都是由MAC层,收到物理层传输完成信号,所发起的,且需要传输大量数据,以及配置信息,所以MCU与MAC层之间的通信也采用AXI Stream协议。

  当MCU收到MAC层发来的start信号后,对发射各模块硬件进行复位,并且接收参数配置信息。MAC层发来参数配置是21位信号,其中包含的是待发射PSDU帧长(LENGTH,12bits)、发射速率(RATE,6bits)和发射功率等级(TXPWR,3bits)三个发射参数。

  接收到参数配置信息,送往tx_gen_pkt_sig模块,生成signal域数据帧,并以字节形式输出。不清楚的,回顾之前的文章:OFDM 802.11a的FPGA实现(十九)signal域帧生成(含代码)

  复位之后,通过AXI Stream协议,向MAC层接收要发送的字节数据,并且控制训练序列开始输出。不清楚的,回顾之前的文章:OFDM 802.11a的FPGA实现(十七)PLCP的前导部分:长短训练序列组合加窗(含代码)

  复位之后,加载扰码器的初始状态。不清楚的,回顾之前的文章:OFDM802.11a的FPGA实现(四)扰码

  无论是signal域数据帧,还是MAC传来的待发送字节,都要送往并串转换模块,最终以bit的形式输出。MCU模块控制signal域数据帧,最先送往并串转换模块,接着MAC传来的待发送字节再送。

  TxPWR为发射功率等级,输出给后面的DAC使用。

  当一包数据发送完成,MCU模块接收到指令后,给MAC送去准备好信号,mcu_config_dout_rdy。

  tx_mcu模块输出依次连接扰码、卷积编码、删余、一级交织、二级交织、调制映射、插入导频、ifft、DAC模块(此模块后面一章节进行设计)。如下图所示:

连接方式

连接方式

  DAC模块,主要是将时域的输出按照前导码、signal帧、data域的顺序进行排列,将数据速率从125M的突发形式,转换为20M的连续形式,然后送往硬件DAC输出模拟信号。这个模块后面一个章节再来讲解设计。

3.Matlab

  matlab生成signal帧数据代码如下:

%% signal帧数据生成 
%RATE = [R1 R2 R3 R4] 字段
tx_rate = 48 * M * code_rate / 12 /4;
switch(tx_rate)case 6RATE = [1 1 0 1];case 9RATE = [1 1 1 1];case 12RATE = [0 1 0 1];case 18RATE = [0 1 1 1];case 24RATE = [1 0 0 1];case 36RATE = [1 0 1 1];case 48RATE = [0 0 0 1];case 54RATE = [0 0 1 1];otherwisedisp('tx_rate_error');
end
%保留位
R = 0;
%LENGTH字段:LSB-MSB(bit5-16)
byte_len = dec2bin(leng_num_in/8,12);
for m = 1:12LENGTH(12-m+1) = str2num(byte_len(m)); 
end
%偶校验位
EVEN_PARITY = mod(sum([RATE,R,LENGTH]),2);
%尾bit
TAIL = [0 0 0 0 0 0];
%组帧
signal_preamble = [RATE,R,LENGTH,EVEN_PARITY,TAIL];

4.verilog

发射主控模块

发射主控模块

`timescale 1ns / 1ps
module tx_mcu(input       clk     ,input      rst_n    ,//MAC层发来参数配置,21位信号,其中包含的是待发射PSDU帧长(LENGTH,12bits)、//发射速率(RATE,6bits)和发射功率等级(TXPWR,3bits)三个发射参数。input       [20:0]        mcu_config_din  ,input                 mcu_config_din_vld ,input                 mcu_config_din_start,output reg     mcu_config_dout_rdy ,//MAC层发来的信息byteinput  [7:0]   mcu_mac_din   ,input      mcu_mac_din_vld  ,output      mcu_mac_dout_rdy ,//输出信息串行bit流input      mcu_din_rdy   ,output      mcu_dout   ,output      mcu_dout_vld  ,output      mcu_dout_sig_flag ,output  [3:0]   mcu_dout_rate_con ,//扰码器初始值配置output  reg [6:0]     mcu_dout_scram_seed , //扰码器初始状态output  reg              mcu_dout_scram_load ,//物理层硬件软复位output reg     phy_rst_n   ,//输入一包数据发送完成信号input      tx_end    ,      //输出发射功率等级output  [2:0]   TxPWR    
);parameter  SEED = 7'b1011101;
//signal
wire [ 5:0] sig_din_tx_rate  ;
wire [11:0] sig_din_tx_length;
wire   sig_din_vld   ;
wire   sig_din_rdy   ;
wire [7:0] sig_dout   ;
wire   sig_dout_vld  ;
wire   sig_dout_rdy  ;
wire [3:0] sig_dout_rate_con;
wire   sig_dout_last  ;
wire   sig_dout_sig_flag;
//连接并-串
wire [7:0] P2S_din    ;
wire   P2S_din_vld   ;
wire   P2S_din_rdy   ;
wire   P2S_dout   ;
wire   P2S_dout_vld  ;
wire   P2S_dout_rdy  ;
//MAC层发来传输信号mcu_config_din_start后,对硬件复位
always@(posedge clk or negedge rst_n)beginif(!rst_n)phy_rst_n <= 1'b1;else if(mcu_config_din_start)phy_rst_n <= 1'b0;elsephy_rst_n <= 1'b1;
end
//发完一包数据后,准备好再次向MAC层接收数据
always@(posedge clk or negedge rst_n)beginif(!rst_n)mcu_config_dout_rdy <= 1'b1;else if(tx_end)mcu_config_dout_rdy <= 1'b1;elsemcu_config_dout_rdy <= 1'b0;
end
//生成signal数据帧结构
assign sig_din_tx_rate = mcu_config_din[8:3]; 
assign  sig_din_tx_length = mcu_config_din[20:9];
assign  TxPWR = mcu_config_din[2:0];
assign  sig_din_vld = mcu_config_din_vld;
//assign sig_dout_rdy = mcu_config_dout_rdy;
assign sig_din_rdy = sig_dout_sig_flag ? P2S_dout_rdy : 1'b0;tx_gen_pkt_sig u_tx_gen_pkt_sig(.clk    (clk    ),.rst_n    (rst_n    ),.sig_din_tx_rate (sig_din_tx_rate ),.sig_din_tx_length (sig_din_tx_length ),.sig_din_vld  (sig_din_vld  ),.sig_din_rdy  (sig_din_rdy  ),.sig_dout   (sig_dout   ),.sig_dout_vld  (sig_dout_vld  ),.sig_dout_rdy  (sig_dout_rdy  ),.sig_dout_rate_con (sig_dout_rate_con ),.sig_dout_last  (sig_dout_last  ),.sig_dout_sig_flag (sig_dout_sig_flag )
);assign mcu_dout_rate_con = sig_dout_rate_con; 
assign mcu_dout_sig_flag = sig_dout_sig_flag;assign P2S_din = sig_dout_sig_flag ? {sig_dout[0],sig_dout[1],sig_dout[2],sig_dout[3],sig_dout[4],sig_dout[5],sig_dout[6],sig_dout[7]} : mcu_mac_din;
assign P2S_din_vld = sig_dout_sig_flag ? sig_dout_vld : mcu_mac_din_vld;
assign P2S_din_rdy = mcu_din_rdy;Par2Ser #( .WIDTH  (4'd8),.LSB_FIRST (1'b1))
Par2Ser_u2(.clk  (clk   ),.rst_n  (rst_n   ),.din  (P2S_din  ),.din_vld (P2S_din_vld ),.din_rdy (P2S_din_rdy ),.dout  (P2S_dout  ),.dout_vld (P2S_dout_vld ),.dout_rdy   (P2S_dout_rdy   )
);assign mcu_dout = P2S_dout;
assign mcu_dout_vld = P2S_dout_vld;
assign mcu_mac_dout_rdy = P2S_dout_rdy;
//扰码器初始值配置
always@(posedge clk or negedge rst_n)beginif(!rst_n)beginmcu_dout_scram_load <= 1'b0;mcu_dout_scram_seed <= 'd0;endelse beginmcu_dout_scram_load <= ~phy_rst_n;mcu_dout_scram_seed <= SEED;end
endendmodule

5.ModelSim

  等最后一个DAC模块设计完成再一起进行整个发射部分联调,现在先对MUC模块进行简单测试,粗略查看下控制时序是否正确,以及输出signal的数据是否能对应上matlab生成的。testbench测试逻辑部分如下:

always@(posedge clk or negedge rst_n)if(!rst_n)mcu_config_din_start <= 1'b0;else if(mcu_config_dout_rdy)mcu_config_din_start <= 1'b1;elsemcu_config_din_start <= 1'b0;always@(posedge clk or negedge rst_n)if(!rst_n)beginmcu_config_din <= 'd0;mcu_config_din_vld <= 1'b0;endelse if(mcu_config_din_start)beginmcu_config_din <= {LEGENTH,6'd36,3'd0};mcu_config_din_vld <= 1'b1;endelsemcu_config_din_vld <= 1'b0;assign mcu_mac_din = P2S_din;
assign mcu_mac_din_vld = P2S_din_vld;
assign mcu_din_rdy = P2S_din_rdy;
assign tx_end = cnt_last; tx_mcu u_tx_mcu(.clk     (clk     ),.rst_n     (rst_n     ),.mcu_config_din      (mcu_config_din   ),.mcu_config_din_vld     (mcu_config_din_vld  ),.mcu_config_din_start   (mcu_config_din_start ),.mcu_config_dout_rdy (mcu_config_dout_rdy ),.mcu_mac_din   (mcu_mac_din   ),.mcu_mac_din_vld  (mcu_mac_din_vld  ),.mcu_mac_dout_rdy     (mcu_mac_dout_rdy  ),.mcu_din_rdy   (mcu_din_rdy   ),.mcu_dout       (mcu_dout    ),.mcu_dout_vld      (mcu_dout_vld   ),.mcu_dout_sig_flag     (mcu_dout_sig_flag  ),.mcu_dout_rate_con     (mcu_dout_rate_con  ),.mcu_dout_scram_seed   (mcu_dout_scram_seed   ),.mcu_dout_scram_load   (mcu_dout_scram_load   ),.phy_rst_n       (phy_rst_n    ),.tx_end                 (tx_end              ),.mcu_dout_train_rdy  (mcu_dout_train_rdy  ),.TxPWR        (TxPWR     )
);

仿真截图

仿真截图

6.ModelSim仿真结构与Matlab自动化对比

%% MCU
FPGA_mcu_dout = load([PATH,'mcu_data_out.txt'])';
disp(FPGA_mcu_dout);
check_signal_preamble = signal_preamble == FPGA_mcu_dout(1:24);
disp(check_signal_preamble);

  对比结果如下:

check_signal_preamble =1×24 logical 数组1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1

 完整工程链接(含verilog和Matlab代码)

https://mp.weixin.qq.com/mp/appmsgalbum?__biz=MzkxNjM0NDk2Nw==&action=getalbum&album_id=3409621333838200834#wechat_redirecticon-default.png?t=N7T8https://mp.weixin.qq.com/mp/appmsgalbum?__biz=MzkxNjM0NDk2Nw==&action=getalbum&album_id=3409621333838200834#wechat_redirect

 

这篇关于OFDM 802.11a的FPGA实现(二十一)发射主控模块MCU(含代码)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/997359

相关文章

Qt使用QSqlDatabase连接MySQL实现增删改查功能

《Qt使用QSqlDatabase连接MySQL实现增删改查功能》这篇文章主要为大家详细介绍了Qt如何使用QSqlDatabase连接MySQL实现增删改查功能,文中的示例代码讲解详细,感兴趣的小伙伴... 目录一、创建数据表二、连接mysql数据库三、封装成一个完整的轻量级 ORM 风格类3.1 表结构

基于Python实现一个图片拆分工具

《基于Python实现一个图片拆分工具》这篇文章主要为大家详细介绍了如何基于Python实现一个图片拆分工具,可以根据需要的行数和列数进行拆分,感兴趣的小伙伴可以跟随小编一起学习一下... 简单介绍先自己选择输入的图片,默认是输出到项目文件夹中,可以自己选择其他的文件夹,选择需要拆分的行数和列数,可以通过

Python中将嵌套列表扁平化的多种实现方法

《Python中将嵌套列表扁平化的多种实现方法》在Python编程中,我们常常会遇到需要将嵌套列表(即列表中包含列表)转换为一个一维的扁平列表的需求,本文将给大家介绍了多种实现这一目标的方法,需要的朋... 目录python中将嵌套列表扁平化的方法技术背景实现步骤1. 使用嵌套列表推导式2. 使用itert

Python使用pip工具实现包自动更新的多种方法

《Python使用pip工具实现包自动更新的多种方法》本文深入探讨了使用Python的pip工具实现包自动更新的各种方法和技术,我们将从基础概念开始,逐步介绍手动更新方法、自动化脚本编写、结合CI/C... 目录1. 背景介绍1.1 目的和范围1.2 预期读者1.3 文档结构概述1.4 术语表1.4.1 核

在Linux中改变echo输出颜色的实现方法

《在Linux中改变echo输出颜色的实现方法》在Linux系统的命令行环境下,为了使输出信息更加清晰、突出,便于用户快速识别和区分不同类型的信息,常常需要改变echo命令的输出颜色,所以本文给大家介... 目python录在linux中改变echo输出颜色的方法技术背景实现步骤使用ANSI转义码使用tpu

Python使用python-can实现合并BLF文件

《Python使用python-can实现合并BLF文件》python-can库是Python生态中专注于CAN总线通信与数据处理的强大工具,本文将使用python-can为BLF文件合并提供高效灵活... 目录一、python-can 库:CAN 数据处理的利器二、BLF 文件合并核心代码解析1. 基础合

Python使用OpenCV实现获取视频时长的小工具

《Python使用OpenCV实现获取视频时长的小工具》在处理视频数据时,获取视频的时长是一项常见且基础的需求,本文将详细介绍如何使用Python和OpenCV获取视频时长,并对每一行代码进行深入解析... 目录一、代码实现二、代码解析1. 导入 OpenCV 库2. 定义获取视频时长的函数3. 打开视频文

golang版本升级如何实现

《golang版本升级如何实现》:本文主要介绍golang版本升级如何实现问题,具有很好的参考价值,希望对大家有所帮助,如有错误或未考虑完全的地方,望不吝赐教... 目录golanwww.chinasem.cng版本升级linux上golang版本升级删除golang旧版本安装golang最新版本总结gola

SpringBoot中SM2公钥加密、私钥解密的实现示例详解

《SpringBoot中SM2公钥加密、私钥解密的实现示例详解》本文介绍了如何在SpringBoot项目中实现SM2公钥加密和私钥解密的功能,通过使用Hutool库和BouncyCastle依赖,简化... 目录一、前言1、加密信息(示例)2、加密结果(示例)二、实现代码1、yml文件配置2、创建SM2工具

Mysql实现范围分区表(新增、删除、重组、查看)

《Mysql实现范围分区表(新增、删除、重组、查看)》MySQL分区表的四种类型(范围、哈希、列表、键值),主要介绍了范围分区的创建、查询、添加、删除及重组织操作,具有一定的参考价值,感兴趣的可以了解... 目录一、mysql分区表分类二、范围分区(Range Partitioning1、新建分区表:2、分