本文主要是介绍2.2 NIOS II CPU和软件开发环境，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
\qquad 本节包括在AGRS_GP_1项目中创建NIOS II CPU和配置有关选项的讨论，并对NIOS II软件开发环境进行了简介。
2.2.1 NIOS II CPU创建
\qquad HD-GR接收机中唯一的处理器是作为软核在FPGA (U1)内部运行的Altera NIOS II CPU。这个CPU以及它的外围设备使用向导工具SOPC Builder构建。SOPC Builder在Altera Quartus II中激活，是硬件和软件开发环境之间的主要链接。CPU使用三种不同模型中的一种来描述。如图2-5所示，AGRS_GP_1项目使用了NIOS II CPU的快速模型(NIOS II/f)。注意，它将CPU的异常矢量设置在片上紧耦合指令存储器(tightly_coupled_instruction_memory)之中，关于片上紧耦合存储器的进一步讨论参见“NIOS II外围组件”。
\qquad NIOS II CPU有一些用于数据和指令缓存的配置选项。缓存使用FPGA内部内存块来提供。AGRS_GP_1项目使用的缓存属性如图2-6中所示。对于数据和指令缓存，大小都设置为8K字节，它们可以根据需要进行增减。
\qquad 另外，它允许片上紧耦合指令存储器(tightly_coupled_instruction_memory)和数据存储器(tightly_coupled_data_memory)分别使用一个缓存端口。紧耦合端口可以连接到指令内存和数据内存，能够以固定低延迟读取可执行代码，以及以固定低延迟读/写数据。关于片上紧耦合存储器的进一步讨论参见“NIOS II外围组件”。
\qquad NIOS II CPU配备了许多选项，允许对硬件和软件进行调试。AGRS_GP_1项目选择了JTAG Leve1 1调试模型，如图2-7所示。
2.2.2 软件开发环境
\qquad NIOS II CPU用于运行应用软件。SOPC Builder，针对NIOS II CPU，定义了许多可利用的特性，允许按照前一小节的描述进行定制。
\qquad 软件开发用一个基于Eclipse系统的集成开发环境(IDE)来支持。它驱动C/C++编译器对软件进行编译，以及将软件下载到HD-GR接收机。它还提供了全面的片上软件调试功能。
\qquad 项目开发使用与Quartus II环境类似的工程结构，并且与从SOPC Builder工具产生的文件紧密关联。软件经过编译，可用USB blaster通过JTAG口下载到HD-GR接收机运行。
\qquad 有关如何用USB blaster将编译后映象下载到HD-GR接收机的信息，请参考文档“The Nios II Software Developer’s Handbook” 。
这篇关于2.2 NIOS II CPU和软件开发环境的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
