半加器___

2024-03-22 11:44
文章标签 半加器

本文主要是介绍半加器___,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

1.原理

2.代码

2.1 half_adder.v

module half_adder
(input	wire		in_1	,input 	wire		in_2	,output	wire		sum		,output  wire 		count	);assign {count,sum}=in_1+in_2;endmodule

2.2 tb_half_adder.v

`timescale 1ns/1nsmodule tb_half_adder();reg in_1;
reg in_2;wire sum;
wire count;initial beginin_1<=1'b0;in_2<=1'b0;endalways# 10 in_1={$random}%2;
always# 10 in_2={$random}%2;initialbegin$timeformat(-9,0,"ns",6);$monitor("@time %t:in_1=%b,in_2=%b,sum=%b,count=%b",$time,in_1,in_2,sum,count);endhalf_adder half_adder_inst
(.in_1		(in_1),.in_2       (in_2),.sum	    (sum),.count      (count)
);endmodule

这篇关于半加器___的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/835234

相关文章

【FPGA】Verilog:全加器与半加器 | Full Adder | Half Adder

0x00 全加器(Full Adder) 值的加法运算逻辑电路,全加器不仅可以包括输入值,还可以将进位值纳入加法运算,是实现各种运算电路的基本运算电路。输出由 sum (S) 和 carry (C) 组成,加法运算中产生的进位称为 carry out ,从前一位传递过来并需纳入当前位加法运算的进位称为 carry in 。 input (输入值2个,) 中,如果 1 的个数是奇数,

vivado.2020-Verilog两个半加器实现一个全加器-数字逻辑实验-IP核的使用

这篇文比较适合还没搞懂verilog的小白,说的比较具体,我会指明操作步骤,跟着一步一步做就好,做完之后希望大家可以通过这个较为完整的过程大致了解verilog的一些简单操作。 1. 首先,新建一个项目作为半加器 如何创建新项目还请小可爱们自行搜索,这里不做阐述啦~ 在Add Sources中创建一个Design Source,作为半加器。 半加器的实现如下: module adder_ha