13 双口 RAM IP 核

2024-03-03 01:28
文章标签 ip 13 ram 双口

本文主要是介绍13 双口 RAM IP 核，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

双口 RAM IP 核简介

双口 RAM IP 核有两个端口，它又分为伪双端口 RAM 和真双端口 RAM，伪双端口 RAM 一个端口只能读，另一个端口只能
写，真双端口 RAM 两个端口都可以进行读写操作。同时对存储器进行读写操作时就会用到双端口 RAM，例如有一个 FIFO 存储器，需要同时对其进行数据的写入和读出，这时候就需要一个写端口和一个读端口。

伪双端口 RAM

BMG IP 核配置成简单双端口 RAM 的框图如下图所示：
在这里插入图片描述
它有两组独立的端口 A 和 B，其中 A 端口只能提供了 DINA 数据总线，只能进行写操作，B 端口只提供了 DOUTB 数据总线，只能进行读操作，此外它相当于单口 RAM 还多出了以下信号线（在常规使用中一般不会关注这些信号线）：

  1. IINJECTSBITERR：Inject Single-Bit Error 的简写，即注入单 bit 错误，仅适用于 Xilinx Zynq-7000 和 7系列芯片的 ECC 配置。
  2. IINJECTDBITERR：Inject Double-Bit Error 的简写，即注入双 bit 错误，同样仅适用于 Xilinx Zynq-7000和 7 系列芯片的 ECC 配置。
  3. SBITERR：Single-Bit Error 的简写，即单 bit 错误，标记内存中存在的单 bit 错误，该错误已在输出总线上自动更正。
  4. DBITERR：Double-Bit Error 的简写，即双 bit 错误，标记内存中存在双 bit 错误，需要注意的是内置的ECC 解码模块不能自动纠正双 bit 错误。
  5. RDADDRECC：Read Address for ECC Error output 的简写，即读地址 ECC 错误输出，同样仅适用于Xilinx Zynq-7000 和 7 系列芯片的 ECC 配置。

真双口 RAM

BMG IP 核配置成真双端口RAM 的框图如下图所示：
在这里插入图片描述
它有两组独立的端口 A 和 B，且每组端口都可进行读写操作。

不同 RAM 端口对比

在这里插入图片描述
通过对比可以发现无论是哪种双端口 RAM，其地址线、时钟线、使能线都有两组，所以双端口 RAM 可以实现在不同时钟域下的读/写，且可以同时对不同的地址进行读/写，这便大大提高了我们数据处理的灵活性。

读写冲突和写写冲突

写-写冲突：当两个端口都试图向同一个地址写数据（即两个端口写使能同时有效且写地址相同）时则会产生写-写冲突，发生写-写冲突后对应内存地址的数据为未知。
读-写冲突：一个端口进行读取数据操作，另一个端口进行写入数据操作，当同时操作到同一地址时就会发生读-写冲突，此时如果：

  • 写端口为 READ_FIRST 模式，则读端口读出的数据为写入操作前存储在RAM中的数据。
  • 写端口为 WRITE_FIRST 或 NO_CHANGE 模式，则读端口读出的数据为无效。

双口 RAM 配置核生成

打开 BMG IP 核的“Customize IP”窗口

  1. Vivado 工程左侧“Flow Navigator”栏中的“IP Catalog”
    在这里插入图片描述
  2. 在“IP Catalog”窗口的搜索栏中输入“Block Memory”关键字后，出现唯一匹配的“Block Memory Generator”
    在这里插入图片描述
  3. 双击“Block Memory Generator”后弹出 IP 核的配置界面
    在这里插入图片描述

BMG IP 核有关伪双口 RAM 的配置

Block Memory Generator IP核的 IP Catalog 窗口如下，主要包括一个IP名称输入框核4个选项卡，页面依次进行介绍。
在这里插入图片描述

  1. 在“Component Name”一栏可以设置该 IP 元件的名称
    在这里插入图片描述
  2. “Basic”选项卡
    在这里插入图片描述
    （1）“lnterface Type（接口模式）”：有两种接口模式可选，分别为 Native（常规）接口和 AXI4 接口。AXI4 模式一般是在处理器中的数据需要和 BRAM 交互时才会使用，当不需要与处理器数据进行交互时一般采用 Native 模式。
    （2） “Generate address interface with 32 bits”选项为是否生成位宽为 32 的地址接口，勾选后内存的数据位宽也必须设置成 32 的整数倍，一般不做勾选。
    （3） “Memory Type（存储类型）”：有五种类型可选，分别为“Single Port RAM（单端口RAM）”、“Simple Dual Port RAM（伪双端口 RAM）”、“True Dual Port RAM（真双端口 RAM）”、“Single Port ROM（单端口 ROM）”和“Dual Port ROM（双端口 ROM）”，这里以单端口 RAM 为例。
    （4） “Common Clock”选项：是否启用同步时钟，Port A 和 Port B 在同一个时钟域时可以勾选也可以不勾选，在不同时钟域时不能勾选，否则跨时钟域会出问题。
    （5） “ECC Options（ECC 选项）”：ECC纠错码选项只有在伪双端口 RAM 类型下才可以进行配置。
    （6） “Write Enable（写使能）”：可以选择是否使用字节写使能功能，启用后可设置字节大小为 8 位或 9 位，需要注意的是启用后内存的数据位宽必须设置为所选字节大小的整数倍。
    （7） “Algorithm Options（算法选项）”：算法选项主要用于决定 BRAM 的拼接的方式，一般在BRAM 深度、宽度较大的时候起作用，有三种算法可选，分别为“Minimum Area（最小面积算法）”、“Low Power（低功耗算法）”和“Fixed Primitives（固定单元算法）”
  3. “Port A Options选项卡，Port A实现数据写入操作。
    在这里插入图片描述
    （1）“Memory Size（内存大小）”：用于指定端口宽度和深度、运行模式和使能端口类型。
  • Port A Width；数据位宽，单位 bit，本次实验我们设置成 8，可设置的位宽范围为 1~4608。
  • Port A Depth；深度，即 RAM 所能访问的地址范围。这里有一点需要注意，那就是写深度和写位宽的乘积不要超过器件本身的 ram 资源的大小。
  • Operating Mode；RAM 运作模式，有三种模式可选，分别是Write First（写优先模式）、 Read First（读优先模式）、No Change（不变模式），单口 RAM 一般选 No Change（不变模式）。
  • Enable Port Type；使能端口类型。有两种可选，分别为 Use ENA pin（添加使能端口 A 的信号）和 Always Enabled（取消使能信号，端口 A 一直处于使能状态）。
    （2）“Port A Optional Output Register”：用于为 RAM 的输出端添加寄存器，Port A 不支持。
    （3）“Port A Output Reset Options”：用于配置端口的复位信号。，Port A 不支持
    （4）“READ Address Change A”：用于更改端口的读地址，这个功能只在 UltraScale 设备上使用。
  1. “Port B Options”选项卡，Port B 只支持读操作。
    在这里插入图片描述
    （1）“Memory Size（内存大小）”：用于指定端口宽度和深度、运行模式和使能端口类型。
  • Port B Width；数据位宽，其位宽设置必须与 Port A 数据位宽存在倍数关系，通常情况下保持一致。
  • Port B Depth；深度，当 Port B 数据位宽、Port A 数据位宽和深度的值确定后，Port B 深度的值就会自动确定。
  • Operating Mode；RAM 运作模式，Port B 不可配置。
  • Enable Port Type；使能端口类型。有两种可选，分别为 Use ENA pin（添加使能端口 A 的信号）和 Always Enabled（取消使能信号，端口 B 一直处于使能状态）。
    （2）“Port B Optional Output Register”：用于为 RAM 的输出端添加寄存器。其作用是提高 BRAM 的运行频率和改善时序，当然为此付出的代价就是每勾选一个寄存器，输出就会延迟一拍。
  • Primitives Output Register 使用 BRAM 内部的寄存器打拍输出。
  • Core Output Register 使用 SLICE 的寄存器打拍输出。
  • SoftECC Input Register 当使用软 ECC 的时候，用 SLICE 的寄存器打拍。
  • REGCEA，当使用 Primitives Output Register 或者 Core Output Register 时，可以用 REGCEA 来使能相应的输出。
    （3）“Port B Output Reset Options”：用于配置端口的复位信号。可以添加一个复位信号（RSTA Pin）、配置复位时 RAM 输出总线上的数据值（Output Reset Value）、配置是否复位内置锁存器（Reset Memory Latch）、配置复位信号与时钟使能之间的优先级（Reset Priority）。
    （4）“READ Address Change B”：用于更改端口的读地址，这个功能只在 UltraScale 设备上使用。
  1. “Other Options”选项卡
    在这里插入图片描述
    （1）“Pipeline Stages within Mux”：输出端 Mux 选择器的流水线级数。在大位宽、大深度的 BRAM 拼接场景中会用 MUX 来选择输出地址所对应的数据，勾选该选项后可以使输出数据具有更好的时序。
    （2）“Memory Initialization（初始化文件）”：选择是否使用本地初始化文件（.coe 文件）来对存储空间进行初始化。
    （3）“Structural/UniSim Simulation Model Options”：用于选择结构仿真模型发生碰撞时生成的警告消息和输出的类型。
    （4）“Behavioral Simulation Model Options”：用于关闭仿真时的冲突告警和超出范围告警。
  2. “Summary”选项卡
    在这里插入图片描述
    该界面显示了配置的存储器的类型，消耗的 BRAM 资源等信息，检查没问题可以直接点击“OK”按钮生成 RAM IP 核。
    在这里插入图片描述
    在弹出的“Generate Output Products”窗口直接点击“Generate”即可。
    在这里插入图片描述

模块设计

本次实验的用 Xilinx BMG IP 核配置成一个伪装双口 RAM 并对其进行读写操作，系统框图如下：
在这里插入图片描述

编写代码

大多数情况下伪双口 RAM 都已经满足使用需求，入跨时钟域传输数据、存储数据、FIFO等，所以这里以伪双口 RAM 为例。

生成伪双口 RAM IP 核

伪双口 RAM IP 核的配置如下：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

伪双口 RAM IP读写代码编写

在伪双口 RAM IP读写代码先例化一个伪双口 RAM IP核，在复位完成后开始通过 Port A 周期写入数据，当第一次写入到一半时启动 Port B 进行周期读数据，波形图如下：
在这里插入图片描述

module ram_ip_rw(input sys_clk,input sys_rst_n
);//端口 A 时钟
wire clka;
//端口 A 使能，高电平使能
reg ena;
//端口 A 写使能,高电平写入
reg wea;
//端口 A 地址
reg [5:0]addra;
//写入端口 A 的数据
wire [7:0]dina;//端口 B 时钟
wire clkb;
//端口 B 使能，高电平使能
reg enb;
//端口 B 地址
reg [5:0]addrb;
//端口 B 读出的数据
wire [7:0]doutb;//端口 A 时钟
assign clka = sys_clk;//端口 A 使能
always @(posedge sys_clk) beginif(!sys_rst_n)ena <= 0;elseena <= 1;
end//端口 A 写使能
always @(posedge sys_clk) beginif(!sys_rst_n)wea <= 0;elsewea <= 1;
end//端口 A 地址,0~63
always @(posedge sys_clk) beginif(!sys_rst_n)addra <= 0;else if((addra < 63) && (wea == 1))addra <= addra + 1;elseaddra <= 0;
end//端口 A 写入数据，从地址0~63依次写入如0~63
assign dina = (wea == 1) ? addra : 0;//端口 B 时钟
assign clkb = sys_clk;//端口 B 使能
always @(posedge sys_clk) beginif(!sys_rst_n)enb <= 0;else if(addra == 31)enb <= 1;
end//端口 B 地址,0~63
always @(posedge sys_clk) beginif(!sys_rst_n)addrb <= 0;else if((addrb < 63) && (enb == 1))addrb <= addrb + 1;elseaddrb <= 0;
end//例化伪双口RAM IP核
blk_mem_gen_0 u_blk_mem_gen_0_inst0(.clka(clka),.ena(ena),.wea(wea),.addra(addra),.dina(dina),.clkb(clkb),.enb(enb),.addrb(addrb),.doutb(doutb)
);endmodule

仿真激励代码编写

仿真激励代码非常简单，只需要例化 单口 RAM IP读写模块 ，然后产生一个周期时钟即可，完整的代码如下：

module tb_ram_ip_rw(
);reg sys_clk;				//系统时钟
reg sys_rst_n;				//系统复位，低电平有效//信号初始化
initial beginsys_clk = 1'b0;sys_rst_n = 1'b0;#200sys_rst_n = 1'b1;
end//产生时钟
always #20 sys_clk = ~sys_clk;//例化需要仿真的IP核
ram_ip_rw tb_u_ram_ip_rw_inst0(.sys_clk(sys_clk),				//系统时钟.sys_rst_n(sys_rst_n)			//系统复位，低电平有效
);endmodule

这篇关于13 双口 RAM IP 核的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/768029。

相关文章

Redis连接失败：客户端IP不在白名单中的问题分析与解决方案

Redis连接失败：客户端IP不在白名单中的问题分析与解决方案

《Redis连接失败：客户端IP不在白名单中的问题分析与解决方案》在现代分布式系统中,Redis作为一种高性能的内存数据库,被广泛应用于缓存、消息队列、会话存储等场景,然而,在实际使用过程中,我们可能... 目录一、问题背景二、错误分析1. 错误信息解读2. 根本原因三、解决方案1. 将客户端IP添加到Re
阅读更多...
SpringBoot实现基于URL和IP的访问频率限制

SpringBoot实现基于URL和IP的访问频率限制

《SpringBoot实现基于URL和IP的访问频率限制》在现代Web应用中,接口被恶意刷新或暴力请求是一种常见的攻击手段,为了保护系统资源,需要对接口的访问频率进行限制,下面我们就来看看如何使用... 目录1. 引言2. 项目依赖3. 配置 Redis4. 创建拦截器5. 注册拦截器6. 创建控制器8.
阅读更多...
Linux限制ip访问的解决方案

Linux限制ip访问的解决方案

《Linux限制ip访问的解决方案》为了修复安全扫描中发现的漏洞,我们需要对某些服务设置访问限制,具体来说,就是要确保只有指定的内部IP地址能够访问这些服务,所以本文给大家介绍了Linux限制ip访问... 目录背景：解决方案：使用Firewalld防火墙规则验证方法深度了解防火墙逻辑应用场景与扩展背景：
阅读更多...
Java进阶13讲__第12讲_1/2

Java进阶13讲__第12讲_1/2

多线程、线程池 1.  线程概念 1.1  什么是线程 1.2  线程的好处 2.   创建线程的三种方式 注意事项 2.1  继承Thread类 2.1.1 认识  2.1.2  编码实现  package cn.hdc.oop10.Thread;import org.slf4j.Logger;import org.slf4j.LoggerFactory
阅读更多...
2024.9.8 TCP/IP协议学习笔记

2024.9.8 TCP/IP协议学习笔记

1.所谓的层就是数据交换的深度，电脑点对点就是单层，物理层，加上集线器还是物理层，加上交换机就变成链路层了，有地址表，路由器就到了第三层网络层，每个端口都有一个mac地址 2.A 给 C 发数据包，怎么知道是否要通过路由器转发呢？答案：子网 3.将源 IP 与目的 IP 分别同这个子网掩码进行与运算****，相等则是在一个子网，不相等就是在不同子网 4.A 如何知道，哪个设备是路由器？答案：在 A
阅读更多...
13 transition数组的动画使用

13 transition数组的动画使用

划重点 动画：transitiontransition-group ：数组动画数组的 添加 / 删除 豆腐粉丝汤 清淡又健康 <!DOCTYPE html><html lang="en"><head><meta charset="UTF-8"><meta name="viewport" content="width=device-width, initial-scale=1.0"><me
阅读更多...
linux下查看自己的外网ip

linux下查看自己的外网ip

局域网的服务器是通过ADSL路由器连接外网的，但ADSL是从ISP运营商那儿通过动态获得IP的，那么我怎么知道自己的外网地址是多少呢? 今天得到几个办法： curl -s http://whatismyip.org wget http://whatismyip.org 然后再  cat index.html 也可以看到
阅读更多...
【CTF Web】BUUCTF Upload-Labs-Linux Pass-13 Writeup（文件上传+PHP+文件包含漏洞+PNG图片马）

【CTF Web】BUUCTF Upload-Labs-Linux Pass-13 Writeup（文件上传+PHP+文件包含漏洞+PNG图片马）

Upload-Labs-Linux 1 点击部署靶机。 简介 upload-labs是一个使用php语言编写的，专门收集渗透测试和CTF中遇到的各种上传漏洞的靶场。旨在帮助大家对上传漏洞有一个全面的了解。目前一共20关，每一关都包含着不同上传方式。 注意 1.每一关没有固定的通关方法，大家不要自限思维！ 2.本项目提供的writeup只是起一个参考作用，希望大家可以分享出自己的通关思路
阅读更多...
Chapter 13 普通组件的注册使用

Chapter 13 普通组件的注册使用

欢迎大家订阅【Vue2+Vue3】入门到实践 专栏，开启你的 Vue 学习之旅！ 文章目录 前言一、组件创建二、局部注册三、全局注册 前言 在 Vue.js 中，组件是构建应用程序的基本单元。本章详细讲解了注册和使用 Vue 的普通组件的两种方式：局部注册和全局注册。 本篇文章参考黑马程序员 一、组件创建 ①定义 Vue 组件是一种具有特定功能的 Vue 实
阅读更多...
VMware Fusion Pro 13 Mac版虚拟机 安装Win11系统教程

VMware Fusion Pro 13 Mac版虚拟机 安装Win11系统教程

Mac分享吧 文章目录 Win11安装完成，软件打开效果一、VMware安装Windows11虚拟机1️⃣：准备镜像2️⃣：创建虚拟机3️⃣：虚拟机设置4️⃣：安装虚拟机5️⃣：解决连不上网问题 安装完成！！！ Win11安装完成，软件打开效果 一、VMware安装Windows11虚拟机 首先确保自己的mac开启了网络共享。不然虚拟机连不上👀的 1️⃣：准备镜像
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2