本文主要是介绍【数字设计】壁仞科技_笔试面试题目分享,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球 |
---|
四社区联合力荐!近500篇数字IC精品文章收录! |
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍 |
笔试
壁仞科技的笔试题除了常规的IC设计或者验证的内容外,还包括浮点数的运算,DDR的带宽,PCIE的带宽等与公司业务高度相关的题目,难度比较大,其中的题目包括如下
1.以下四个概念的区分,同时判断以下哪一个DFX是在综合中实现的(以下均不应该在综合中实现)
DFT:Design for Testability
DFM:Design for Manufacturability
DFR:Design for Reliability
DFD:Design for Debug
2.下面哪个FP32数据格式是正确的(符号位,指数位,小数位)
A.1.8.23
B.1.5.26
C.2.8.22
D.2.5.25
正确的 FP32(单精度浮点数)数据格式是选项 C:2.8.22。
在 IEEE 754 浮点数标准中,单精度浮点数(FP32)由三个部分组成:符号位、指数位和小数位。
- 符号位:1 位,用于表示数的正负,0 表示正数,1 表示负数。
- 指数位:8 位,用于表示数的指数部分,以二进制补码形式表示。
- 小数位:23 位,用于表示数的小数部分,以二进制形式表示。
选项 C 中的数据格式是 2.8.22,其中 2 位表示符号位,8 位表示指数位,22 位表示小数位,符合 FP32 的格式要求。
3.对于PCIE gen5 serdes工作在32Gbps线速下,如设计controller数字逻辑频率为1G,请问对于每条lane,data path位宽设计为多少
A.16
B.20
C.32
D.40
PCIE的lane是双通道的,考虑 PCIe Gen5 SerDes 工作在 32 Gbps 线速下,设计 Controller 数字逻辑频率为 1 GHz,对于每条 lane,data path 的位宽应该为:
(32 Gbps / 2) / 1 GHz = 16
4.脚本语言:请写一段Python代码,打开一个文件,扫描每行,如果匹配到biren01,biren02…biren99,则以行号Key,将匹配到的birenxx保存下来
import redef save_matching_lines(filename):target_strings = set()with open(filename, 'r') as file:for line_num, line in enumerate(file, start=1):matches = re.findall(r'biren\d{2}', line)if matches:target_strings.update(matches)with open('matched_strings.txt', 'w') as output_file:for line_num, target_string in enumerate(sorted(target_strings), start=1):output_file.write(f'Line {line_num}: {target_string}\n')# 将 'your_file.txt' 替换为您要扫描的文件名
save_matching_lines('your_file.txt')
将代码中的 ‘your_file.txt’ 替换为您要扫描的文件名,然后运行代码。代码将扫描文件的每一行,查找匹配 “biren01” 到 “biren99” 的字符串,并将匹配到的字符串按行号和字母顺序保存在名为 “matched_strings.txt” 的输出文件中。
5.下面的语句分别覆盖了什么行为?
6.下面的代码有没有错误,如果有,请找出并解释错误原因
一面
主要是针对于AMBA总线和异步FIFO进行提问
二面
先进制程18-7-5nm对于前端后端的影响
这篇关于【数字设计】壁仞科技_笔试面试题目分享的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!