本文主要是介绍cpu arch之mips x86，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
mips比如龙芯1B
1B 芯片内部顶层结构由 AXI XBAR 交叉开关互连，其中 GS232、DC、AXI_MUX 作为主设备通过 3X3 交叉开关连接到系统； DC、 AXI_MUX 和 DDR2 作为从设备通过 3X3 交叉开关连接到系统。在 AXI_MUX 内部实现了多个 AHB 和 APB 模块到顶层 AXI 交叉开关的连接，其中DMA_MUX、GMAC0、GMAC1、USB 被 AXI_MUX 选择作为主设备访问交叉开关；AXI_MUX（包括confreg、SPI0、SPI1）、 AXI2APB、GMAC0、GMAC1、USB 等作为从设备被来自 AXI_MUX 的主设备访问。在 AXI2APB 内部实现了系统对内部 APB 接口设备的访问，这些设备包括 Watch Dog、RTC、PWM、I2C、CAN、NAND、UART 等
sparc
powerpc
x86
refer ro
Guide To RISC Processors - For Programmers And Engineers (2004).pdf
这篇关于cpu arch之mips x86的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
