Cache Maintenance-通过VA对cache进行clean和invalidate操作-汇编程序详解

本文主要是介绍Cache Maintenance-通过VA对cache进行clean和invalidate操作-汇编程序详解,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

目录

cache操作相关寄存器:CTR

程序1:清除指定的一段地址空间的缓存

读取CTR获取cache line 的大小

使用cache line的size作为虚拟地址的步进值,循环清理缓存

程序2:清理某个指定地址的cache line


cache操作相关寄存器:CTR

CTR寄存器负责提供寄存器的基础结构:

 其中用于获取数据缓存和指令缓存的cache line 的大小的字段分别为:

  •  DminLine, bits [19:16] ,为log2(the number of words),单位为word。
  •  IminLine, bits [3:0],同上。

CTR示例: 

 在这个例子中,CTR的值为0x8444804,二进制编码为:

由此可得:

[19:16]字段的值为0b100,十进制为4,所以一个cache line 的大小为 2^4 = 16 words,为16个字,换成字节为:64字节(1 word = 4 bytes)。

详细解析可参考博文:关于cache maintenance 操作的四个寄存器(CTR,CLIDR,CSSELR,CCSIDR)解析 

程序1:清除指定的一段地址空间的缓存

地址空间的基址保存在:寄存器X0

需要清理的地址空间长度保存在:寄存器X1

该代码通过虚拟地址VA,清理清除数据和指令缓存,该虚拟地址用于从寄存器x0中给定的基址和寄存器x1中给定的长度开始的区域。

//
// X0 = base address 
// X1 = length (we assume the length is not 0)
// Calculate end of the region 
ADD x1, x1, x0               // Base Address + Length
//
// Clean the data cache by MVA 
MRS X2, CTR_EL0             // Read Cache Type Register
// Get the minimun data cache lineUBFX X4, X2, #16, #4       // Extract DminLine (log2 of the cache line)
MOV X3, #4                 // Dminline iss the number of words (4 bytes)
LSL X3, X3, X4             // X3 should contain the cache line
SUB X4, X3, #1             // get the mask for the cache line
BIC X4, X0, X4             // Aligned the base address of the region
clean data cache: 
DC CVAU, X4                // Clean data cache line by VA to PoU
ADD X4, X4, X3             // Next cache line
CMP X4, X1                 // Is X4 (current cache line) smaller than the end // of the region
B.LT clean_data_cache      // while (address < end_address)
DSB ISH                    // Ensure visibility of the data cleaned from cache

读取CTR获取cache line 的大小

MRS X2, CTR_EL0             // 读取Cache Type Register

UBFX X4, X2, #16, #4       // 抽取DminLine 字段(log2 of the cache line)
MOV X3, #4                 // Dminline is the number of words (4 bytes)
LSL X3, X3, X4             // X3=4 * 2^(X4)

 寄存器X3中保存的即是数据缓存的cache line的大小,以换算成字节(bytes)为单位。

使用cache line的size作为虚拟地址的步进值,循环清理缓存

SUB X4, X3, #1             // 获取cache line的掩码,假设line size为64(0b1000000)字节,减1操作后,X4的值为0b111111
BIC X4, X0, X4             // 清除基址X0的前6位,相当于对其取整,使得基址能够整除cache line大小的字节数(64),

 使用虚拟地址VA作为操作对象清理缓存,一次只能清理一个与该地址对应的cache line。

所以被操作的地址需要能够被cache line 的size整除。 

clean data cache: 
DC CVAU, X4                // Clean data cache line by VA to PoU
ADD X4, X4, X3             // 由于一个字节对应一个地址,地址加上一个cache line的字节数,相当于指向下一个 cache line的地址
CMP X4, X1                 // 地址空间为[X4:X0],判断当前地址是否还在区间内,如果还在,则继续清理操作
B.LT clean_data_cache      // while (address < end_address)
DSB ISH                    // 内存屏障,同步上下文 

 只需更改DC CVAU, X4 这条指令,就可以对不同的cache进行清理清除操作。

程序2:清理某个指定地址的cache line

 X0:保存需要清理的虚拟地址

假设此时cache line 的大小为64(0b100 0000 = 0x40)字节

与程序1同理,清理地址前先判断该地址是否能被cache line的大小整除。

假设X0中保存的地址为0x4400 0010,cache line的大小为0x40字节,不能被其整除。

以该地址为起始地址,需要被清理的一个cache line大小的地址空间范围为:0x4400 0010 ~ 0x4400 0050,该地址空间占了两个cache line:

  • 0x4400 0000 ~ 0x4400 0040
  • 0x4400 0040 ~ 0x4400 0080

所以清理该地址0x4400 0010开始的一个cache line大小的缓存,需要清理两个cache line。

以下是具体程序:

AND X2, X0, #0x3F    //0x3F = 0b0011 1111,将X0的低6位保存在X2中,相当于整除cache line 大小后的余数
ADD W1, W2, #64      //
BFI X0, XZR, #0, #6    //比特插入,将X0的低6位置零

DCLC_LOOP
    DC CIVAC, X0      // 对数据缓存执行清理清除命令
    ADD X0, X0, #64  // 指向下一个cache line的首地址
    SUBS W1, W1, #64  //检查余数是否为零
    B.GT DCLC_LOOP    // 如果不为0,则开始下一个cache line 的清除

ARMv7中关于Cache Maintenance操作的CP15指令:

​​​​​​​​​​​​​​ARM Architecture Reference Manual ARMv7-A and ARMv7-R edition

 ARMv8中对应的指令ARM Cortex-A Series Programmer's Guide for ARMv8-A

 

这篇关于Cache Maintenance-通过VA对cache进行clean和invalidate操作-汇编程序详解的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/564370

相关文章

Spring Security基于数据库验证流程详解

Spring Security 校验流程图 相关解释说明(认真看哦) AbstractAuthenticationProcessingFilter 抽象类 /*** 调用 #requiresAuthentication(HttpServletRequest, HttpServletResponse) 决定是否需要进行验证操作。* 如果需要验证,则会调用 #attemptAuthentica

OpenHarmony鸿蒙开发( Beta5.0)无感配网详解

1、简介 无感配网是指在设备联网过程中无需输入热点相关账号信息,即可快速实现设备配网,是一种兼顾高效性、可靠性和安全性的配网方式。 2、配网原理 2.1 通信原理 手机和智能设备之间的信息传递,利用特有的NAN协议实现。利用手机和智能设备之间的WiFi 感知订阅、发布能力,实现了数字管家应用和设备之间的发现。在完成设备间的认证和响应后,即可发送相关配网数据。同时还支持与常规Sof

【Prometheus】PromQL向量匹配实现不同标签的向量数据进行运算

✨✨ 欢迎大家来到景天科技苑✨✨ 🎈🎈 养成好习惯,先赞后看哦~🎈🎈 🏆 作者简介:景天科技苑 🏆《头衔》:大厂架构师,华为云开发者社区专家博主,阿里云开发者社区专家博主,CSDN全栈领域优质创作者,掘金优秀博主,51CTO博客专家等。 🏆《博客》:Python全栈,前后端开发,小程序开发,人工智能,js逆向,App逆向,网络系统安全,数据分析,Django,fastapi

业务中14个需要进行A/B测试的时刻[信息图]

在本指南中,我们将全面了解有关 A/B测试 的所有内容。 我们将介绍不同类型的A/B测试,如何有效地规划和启动测试,如何评估测试是否成功,您应该关注哪些指标,多年来我们发现的常见错误等等。 什么是A/B测试? A/B测试(有时称为“分割测试”)是一种实验类型,其中您创建两种或多种内容变体——如登录页面、电子邮件或广告——并将它们显示给不同的受众群体,以查看哪一种效果最好。 本质上,A/B测

6.1.数据结构-c/c++堆详解下篇(堆排序,TopK问题)

上篇:6.1.数据结构-c/c++模拟实现堆上篇(向下,上调整算法,建堆,增删数据)-CSDN博客 本章重点 1.使用堆来完成堆排序 2.使用堆解决TopK问题 目录 一.堆排序 1.1 思路 1.2 代码 1.3 简单测试 二.TopK问题 2.1 思路(求最小): 2.2 C语言代码(手写堆) 2.3 C++代码(使用优先级队列 priority_queue)

K8S(Kubernetes)开源的容器编排平台安装步骤详解

K8S(Kubernetes)是一个开源的容器编排平台,用于自动化部署、扩展和管理容器化应用程序。以下是K8S容器编排平台的安装步骤、使用方式及特点的概述: 安装步骤: 安装Docker:K8S需要基于Docker来运行容器化应用程序。首先要在所有节点上安装Docker引擎。 安装Kubernetes Master:在集群中选择一台主机作为Master节点,安装K8S的控制平面组件,如AP

嵌入式Openharmony系统构建与启动详解

大家好,今天主要给大家分享一下,如何构建Openharmony子系统以及系统的启动过程分解。 第一:OpenHarmony系统构建      首先熟悉一下,构建系统是一种自动化处理工具的集合,通过将源代码文件进行一系列处理,最终生成和用户可以使用的目标文件。这里的目标文件包括静态链接库文件、动态链接库文件、可执行文件、脚本文件、配置文件等。      我们在编写hellowor

LabVIEW FIFO详解

在LabVIEW的FPGA开发中,FIFO(先入先出队列)是常用的数据传输机制。通过配置FIFO的属性,工程师可以在FPGA和主机之间,或不同FPGA VIs之间进行高效的数据传输。根据具体需求,FIFO有多种类型与实现方式,包括目标范围内FIFO(Target-Scoped)、DMA FIFO以及点对点流(Peer-to-Peer)。 FIFO类型 **目标范围FIFO(Target-Sc

019、JOptionPane类的常用静态方法详解

目录 JOptionPane类的常用静态方法详解 1. showInputDialog()方法 1.1基本用法 1.2带有默认值的输入框 1.3带有选项的输入对话框 1.4自定义图标的输入对话框 2. showConfirmDialog()方法 2.1基本用法 2.2自定义按钮和图标 2.3带有自定义组件的确认对话框 3. showMessageDialog()方法 3.1

脏页的标记方式详解

脏页的标记方式 一、引言 在数据库系统中,脏页是指那些被修改过但还未写入磁盘的数据页。为了有效地管理这些脏页并确保数据的一致性,数据库需要对脏页进行标记。了解脏页的标记方式对于理解数据库的内部工作机制和优化性能至关重要。 二、脏页产生的过程 当数据库中的数据被修改时,这些修改首先会在内存中的缓冲池(Buffer Pool)中进行。例如,执行一条 UPDATE 语句修改了某一行数据,对应的缓