本文主要是介绍PLDA宣布PCIe 5.0的尖端5nm工艺节点在设计上获得重大胜利，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
PLDA的PCIe 5.0控制器IP因其世界级设计特性、可靠性和支持而被选中
加州圣何塞--(美国商业资讯)--PCI Express® IP和互连解决方案的行业领导者PLDA今天宣布，PCIe 5.0的尖端5nm工艺节点在设计上获得重大胜利。PLDA的PCIe 5.0控制器IP被选中不仅是因为其坚实的设计和与流行的PCIe PHY无与伦比的兼容性，而且还因为PLDA的一流技术支持、易定制性和PLDA的集成专长。
PCIe 5.0技术正在被快速采用，这得益于数据中心对更多带宽的不断增长的需求。PLDA经硅验证的PCIe IP提供无风险的接口解决方案，让客户高枕无忧，而且提供上市时间方面的重大优势。此外，PLDA及其专家型架构师和工程师团队抽出额外时间主动了解客户用例和要求，帮助选择架构，提出设计优化建议，并在关键的实施细节上提供协助。
PLDA从竞争对手中脱颖而出是因为我们提供无与伦比的优势，包括：
- 预证明和预验证的硅IP
- 协助IP集成
- 高度可配置IP，可通过直观的GUI轻松修改以满足精确的设计要求
- 技术精湛的工程师团队随时准备根据特定要求进一步定制IP，并提供IP定制以外的设计专长
- 广泛的PHY集成专长，以及来自多个供应商和广泛工艺节点的大量预集成、预验证PHY IP选择
- 拥有一支验证专家团队
- 提供从RTL签核到流片及其他阶段的指导和支持
关于PLDA PCIe 5.0 IP：PLDA的PCIe 5.0控制器IP可与原生PCIe接口或AMBA AXI互连一起使用。IP的特性包括：
- 可配置和可扩展的PCIe控制器软IP，专为ASIC和FPGA实现而设计
- 设计符合PCI Express 5.0、4.0和3.1/3.0规范以及PCI Express (PIPE)的5.x版PHY接口规范
- 可配置为支持端点、根端口、交换机端口和双模拓扑，支持各种使用模型
PLDA首席执行官Arnaud Schleich表示：“我们很自豪能够与领先的客户合作，帮助他们在当今最先进节点的SoC中部署最新的PCIe技术。”Schleich补充道：“我们悠久的芯片一次成功率历史对于新技术早期采用者而言是是一项重要优势。”
更多信息：
您可以按如下方式了解有关PLDA PCIe 5.0 IP的更多信息：
- 访问PLDA的产品页面：支持原生用户接口的PCIe 5.0 IP或支持AXI互联的PCIe 5.0
- 在2019年8月6日至8日在圣克拉拉会议中心举行的闪存峰会(Flash Memory Summit)上参观PLDA的展位，展位号是#826。如需注册参加闪存峰会，请访问https://flashmemorysummit.com
关于PLDA
PLDA是半导体知识产权(SIP)的开发公司和许可方，专注于支持数千兆速率（2.5G、 5G、8G、16G、25G、32G、56G、112G）高速互连接口和PCI Express、CCIX、CXL及Gen-Z等协议的开发。PLDA现已发展成为该领域的领导者，在62个国家拥有超过3200个客户和6400项许可证。PLDA是一家全球性的科技公司，在硅谷、法国、保加利亚、台湾和中国大陆均设有办事处。敬请在线访问PLDA：www.plda.com。
这篇关于PLDA宣布PCIe 5.0的尖端5nm工艺节点在设计上获得重大胜利的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
