CXL寄存器介绍(2)- CXL DVSEC

2023-12-01 19:10
文章标签 介绍 寄存器 cxl dvsec

本文主要是介绍CXL寄存器介绍(2)- CXL DVSEC,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!



🔥点击查看精选 CXL 系列文章🔥
🔥点击进入【芯片设计验证】社区,查看更多精彩内容🔥


📢 声明

  • 🥭 作者主页:【MangoPapa的CSDN主页】。
  • ⚠️ 本文首发于CSDN,转载或引用请注明出处【https://mangopapa.blog.csdn.net/article/details/132553156】。
  • ⚠️ 本文目的为 个人学习记录知识分享。因个人能力受限,存在协议解读不正确的可能。若您参考本文进行产品设计或进行其他事项并造成了不良后果,本人不承担相关法律责任。
  • ⚠️ 若本文所采用图片或相关引用侵犯了您的合法权益,请联系我进行删除。
  • 😄 欢迎大家指出文章错误,欢迎同行与我交流 ~
  • 📧 邮箱:mangopapa@yeah.net
  • 💬 直达博主:loveic_lovelife 。(搜索或点击扫码)

文章目录

  • 1. PCIe DVSEC for CXL Devices (DVSEC _ID=0x0000)
    • Header
    • Capability
    • Control
    • Status
    • Range
    • Lock
  • 2. Non-CXL Function Map DVSEC (DVSEC _ID=0x0002)
  • 3. CXL Extensions DVSEC for Ports (DVSEC _ID=0x0003)
  • 4. GPF DVSEC for CXL Ports (DVSEC _ID=0x0004)
  • 4. GPF DVSEC for CXL Devices (DVSEC _ID=0x0005)
  • 6. PCIe DVSEC for Flex Bus Port (DVSEC _ID=0x0007)
    • Capability
    • Control
    • Status
  • 7. Register Locator DVSEC (DVSEC _ID=0x0008)
  • 8. MLD DVSEC (DVSEC _ID=0x0009)
  • 9. PCIe DVSEC for Test Capability (DVSEC _ID=0x000a)
  • 10. 参考


  上文《CXL寄存器分类》简单介绍了 CXL 的寄存器分布,接下来进一步介绍下 CXL 相关的 DVSEC。



1. PCIe DVSEC for CXL Devices (DVSEC _ID=0x0000)

  PCIe DVSEC for CXL Devices(CXL 1.1 时称为 Flex Bus Devices,协议中有时简称为 CXL PCIe DVSEC),该能力结构中具备实现 CXL 所需的最基本的寄存器,用以指示 CXL 能力、控制相关能力/特性的开关及状态指示。

  CXL PCIe DVSEC 能力结构寄存器布局如下图所示,其中有 Capability 寄存器、能力控制寄存器、状态指示寄存器、Range 配置寄存器及配置锁定寄存器。

在这里插入图片描述

  PCIe 枚举时,软件根据 Device 是否实现了该 CXL PCIe DVSEC 来判断 Device 为 PCIe Device 还是 CXL Device 。进一步讲,若 CXL Device 为 RCD,其以 RCiEP 的形式展示给 Host,枚举过程中以该 RCD 所在的 Bus 作为 Root Bus 创建一个新的枚举 Hierarchy;若 CXL Device 非 RCD,则按照标准的 PCIe EP 进行枚举。无论哪种情况,CXL Device 的 Device0 Function0 配置空间中均应实现 CXL PCIe DVSEC 能力结构,并应用于该 Device 内的所有 Device/Function。

Header

  CXL PCIe DVSEC Header 中,CXL DVSEC ID=0x00 表示当前 DVSEC 为 CXL PCIe DVSEC,Revision ID 指示该能力结构所适用的 CXL 协议版本, 0/1/2 分别代表 CXL 1.1/2.0/3.0 。RCD 的版本可以为 0 及以上,非 RCD 的版本为 1 及以上。

Capability

  CXL 链路训练过程中 Modified TS 中部分字段源于该 Capability 寄存器,Capability 能力指示寄存器指示该 Device:

  • 是否支持 CXL.io、CXL.cache 及 CXL.cache 协议;
  • 是否支持 Memory 的硬件初始化,是否为 MLD 设备,支持的 HDM 范围数量;
  • 是否支持 Cache 的 Writeback 及 Invalidate;
  • 是否支持复位,各种复位之后的默认 Volatile HDM 状态;
  • 是否支持 Viral 处理、PM 初始化完成上报;
  • Cache Size 单位及数量;
  • 是否支持 Fallback Mode。

Control

  能力控制寄存器对相关能力/特性进行配置、开关控制,其控制的能力/特性包括:

  • 是否开启 CXL.io、CXL.cache、CXL.mem、Viral 处理;
  • Cache SF 的粒度、是否开启 Cache SF 的 Coverage;
  • 关闭对新 Cacheline 的 Caching 或关闭 Cache;
  • 发起 Cache 中 Modified Cacheline 的 Write Back 并 Invalidate 所有 Cacheline;
  • 发起 CXL 复位,等等。

Status

  CXL PCIe DVSEC 中的状态指示寄存器用以指示以下状态:

  • Viral 状态;
  • Cache Invalid 状态;
  • CXL 复位完成、复位错误;
  • Volatile HDM 保护出错;
  • PM 初始化完成状态。

Range

  CXL Device 支持最多 2 个 HDM Range,CXL PCIe DVSEC 中的 CXL Range 相关寄存器对各个 HDM 基地址及 Size 进行配置及指示。其中,CXL Range Size 还能够指示 Memory 是否 Active、Memory 类型、Interleave 方案等等。

  注意:CXL Range 寄存器不适用于 FMLD,且只有在 Mem _Capable=1 时有效。

Lock

  Lock 寄存器用以锁定 CXL PCIe DVSEC 中所有 RWL 类型的寄存器,锁定之后这些寄存器访问属性变为 RO。



2. Non-CXL Function Map DVSEC (DVSEC _ID=0x0002)

  Non-CXL Function Map DVSEC 能力结构用以指示 CXL Device 中不支持 CXL.cache/mem 协议的 Function。

  我们知道,RCD 内部支持多个 Device 和 Function,非 RCD 类型的 CXL Device 内部支持一个 Device 及多个 Function。我们还知道,CXL Device 0 Function 0 配置空间中的 CXL PCIe DVSEC 该 Device 内的适用于所有 Device/Function。实际情况中,可能存在部分 Device 或 Function 不支持 CXL.cache/mem 协议,这部分 Device/Function 即通过 Non-CXL Function Map DVSEC 来指示。

  Non-CXL Function Map DVSEC 能力结构寄存器布局如下图所示,其中包含 8 个 32b 宽的 Non-CXL Function Map 寄存器,每个 bit 对应一个特定的 Device/Function。

在这里插入图片描述

  根据 Device 是否支持 ARI 分为两种情况:

  • 对于支持 ARI 的 Device,5b Device Number 合入 3b Function Number,最多支持 256 个 Function,8 个 32b 宽的 Non-CXL Function Map 寄存器每 1b 对应一个 Function。比如 Non-CXL Function Map Reg3 的 bit4 为 1,表示 Function 100 (3*32+4=100) 不支持 CXL.cache/mem 协议。
  • 对于不支持 ARI 的 Device,8 个 Non-CXL Function Map Reg 对于 Function [0:7],每个寄存器中的 32b 对应 32 个 Device。比如 Non-CXL Function Map Reg3 的 bit4 为 1,表示 Device 4 的 Function 3 不支持 CXL.cache/mem 协议。

  CXL Device 的 Device 0 Function 0 必须支持 CXL.cache/mem 协议,这也意味着 Non-CXL Function Map Reg0 Bit0 不能为 1。



3. CXL Extensions DVSEC for Ports (DVSEC _ID=0x0003)

  CXL Extensions DVSEC for Ports 能力结构,仅用于 RP、DSP 及 USP,在 PCIe 枚举层级之外维护一条 RCH-RCD 层级,其能力结构寄存器布局如下图所示。

在这里插入图片描述

  该能力结构具有以下功能:

  • 对该 Port 的 PM 初始化完成状态、Viral 状态进行指示;
  • 对该 Port 的控制寄存器中的 Secondary Bus Reset (SBR)、Link Disable 字段解屏蔽,使能该 Port 的 Alt Memory ID Space、Alt BME (Bus Master Enable)、UIO to HDM、Viral 生成等功能;
  • 配置 Alt Bus/Memory/Prefetch Memory 的 Base 及 Limit;
  • 使能并配置该 Port 的 RCRB 地址。

  CXL RP、DSP、USP 必须实现该能力结构。当 RP 或 Switch 下挂载了 eRCD 时,该 DVSEC 可以来指示 RCRB Base、Alt Bus Base/Limit、Alt Memory Base/Limit。

  *BME: Bus Master Enable,用以控制 Memory/IO 读写请求的开关

  *MSE: Memory Space Enable,用以使能 Memory Space



4. GPF DVSEC for CXL Ports (DVSEC _ID=0x0004)

  GPF DVSEC for CXL Ports 能力结构用于 CXL Port 中的 GPF 相关能力,主要用以控制 GPF Phase1、Phase2 的 Timeout 值。该能力结构寄存器布局如下图所示。

在这里插入图片描述



4. GPF DVSEC for CXL Devices (DVSEC _ID=0x0005)

  GPF DVSEC for CXL Devices 能力结构用于 CXL Device 中的 GPF 相关能力,主要用以指示 GPF Phase2 的 Timeout 值及 Phase2 期间的功耗。该能力结构寄存器布局如下图所示。

在这里插入图片描述



6. PCIe DVSEC for Flex Bus Port (DVSEC _ID=0x0007)

  PCIe DVSEC for Flex Bus Port(又称 Flex Bus Port DVSEC)用以控制及指示 Flex Bus 相关能力,CXL 链路训练期间 Modified TS 中的 Flex Bus 相关信息多来源于该能力结构中的寄存器,接收到对端发来的 Modified TS Info 也会记录在该能 DVSEC 相关寄存器中。

  所有 CXL Port 都要实现 Flex Bus Port DVSEC 能力结构。对于没有实现 RCRB 的 CXL RP 及 CXL Switch USP/DSP,该能力结构 位于 CXL Device 的 Device 0 Function 0 的配置空间内 ;对于实现了 RCRB 空间的 RCH 及 RCD,Flex Bus Port DVSEC 实现于 RCRB 空间

  Flex Bus Port DVSEC 能力结构寄存器布局如下图所示,其中主要为 Flex Bus Capability、Control 及 Status 寄存器。

在这里插入图片描述

Capability

  CXL 链路训练过程中 Modified TS 中部分字段源于该 Capability 寄存器,Capability 能力指示寄存器指示该 Flex Bus Port:

  • 是否支持 CXL.io、CXL.cache 及 CXL.mem 协议;
  • 是否支持 68B、Latency-Optimized 256B、PBR 等 Flit Mode;
  • 是否支持 MLD;
  • 是否支持 NOP Hint。

  该 DVSEC Capability 寄存器中部分字段于 CXL PCIe DVSEC Capability 存在重复,是给未来单个 Port 下存在多个具备不同 Capability 的 Device 的场景准备的。

Control

  能力控制寄存器对相关能力/特性进行配置、开关控制,其控制的能力/特性包括:

  • 是否开启 CXL.io、CXL.cache、CXL.mem 等协议;
  • 是否开启 Sync Header Bypass、Drift Buffer;
  • 是否开启 68B/VH、Latency-Optimized 256B、PBR Flit Mode;
  • 是否开启对 MLD、NOP Hint 的支持;
  • 配置并指示 CXL 链路上是否存在 Retimer1/2。

Status

  Flex Bus Port DVSEC 中的状态指示寄存器用以指示以下状态:

  • 所使能的 CXL 协议;
  • Flit Mode 使能状态;
  • Sync Header Bypass 及 Drift Buffer 使能状态;
  • Even Half 错误状态、CXL Frame Error 状态;
  • Retimer1/2 Present 状态,等等。


7. Register Locator DVSEC (DVSEC _ID=0x0008)

  Register Locator DVSEC 内存放有一个或多个寄存器块的 Entry。下图为 3 个 Entry 的 Register Locator DVSEC 能力结构寄存器布局。

在这里插入图片描述

  上述 Entry 每个 Entry 占用 2DW 寄存器,Entry 内含有相关信息来指示当前 Entry 归属于哪个寄存器块、位于哪个 BAR 范围内、在 BAR 内的地址偏移(64KB 对齐)是多少。



8. MLD DVSEC (DVSEC _ID=0x0009)

  MLD DVSEC 用于 MLD 相关 Capability,比如指示支持的 LD 数量、LD-ID 热复位向量。MLD DVSEC 仅适用于 FM 所属的 LD,其能力结构寄存器布局如下图所示。

在这里插入图片描述



9. PCIe DVSEC for Test Capability (DVSEC _ID=0x000a)

  该 DVSEC 用于 CXL Compliance 测试。CXL Compliance 测试过程中对该 DVSEC 进行配置,并根据该 DVSEC 内容进行相关测试。下图是 CXL 协议建议的一种寄存器布局。

在这里插入图片描述



10. 参考

  1. CXL Base Spec, r3.0

— END —


🔥 精选往期 CXL 协议系列文章,请查看【 CXL 专栏】🔥

⬆️ 返回顶部 ⬆️

这篇关于CXL寄存器介绍(2)- CXL DVSEC的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/442365

相关文章

性能测试介绍

性能测试是一种测试方法,旨在评估系统、应用程序或组件在现实场景中的性能表现和可靠性。它通常用于衡量系统在不同负载条件下的响应时间、吞吐量、资源利用率、稳定性和可扩展性等关键指标。 为什么要进行性能测试 通过性能测试,可以确定系统是否能够满足预期的性能要求,找出性能瓶颈和潜在的问题,并进行优化和调整。 发现性能瓶颈:性能测试可以帮助发现系统的性能瓶颈,即系统在高负载或高并发情况下可能出现的问题

水位雨量在线监测系统概述及应用介绍

在当今社会,随着科技的飞速发展,各种智能监测系统已成为保障公共安全、促进资源管理和环境保护的重要工具。其中,水位雨量在线监测系统作为自然灾害预警、水资源管理及水利工程运行的关键技术,其重要性不言而喻。 一、水位雨量在线监测系统的基本原理 水位雨量在线监测系统主要由数据采集单元、数据传输网络、数据处理中心及用户终端四大部分构成,形成了一个完整的闭环系统。 数据采集单元:这是系统的“眼睛”,

Hadoop数据压缩使用介绍

一、压缩原则 (1)运算密集型的Job,少用压缩 (2)IO密集型的Job,多用压缩 二、压缩算法比较 三、压缩位置选择 四、压缩参数配置 1)为了支持多种压缩/解压缩算法,Hadoop引入了编码/解码器 2)要在Hadoop中启用压缩,可以配置如下参数

图神经网络模型介绍(1)

我们将图神经网络分为基于谱域的模型和基于空域的模型,并按照发展顺序详解每个类别中的重要模型。 1.1基于谱域的图神经网络         谱域上的图卷积在图学习迈向深度学习的发展历程中起到了关键的作用。本节主要介绍三个具有代表性的谱域图神经网络:谱图卷积网络、切比雪夫网络和图卷积网络。 (1)谱图卷积网络 卷积定理:函数卷积的傅里叶变换是函数傅里叶变换的乘积,即F{f*g}

C++——stack、queue的实现及deque的介绍

目录 1.stack与queue的实现 1.1stack的实现  1.2 queue的实现 2.重温vector、list、stack、queue的介绍 2.1 STL标准库中stack和queue的底层结构  3.deque的简单介绍 3.1为什么选择deque作为stack和queue的底层默认容器  3.2 STL中对stack与queue的模拟实现 ①stack模拟实现

Mysql BLOB类型介绍

BLOB类型的字段用于存储二进制数据 在MySQL中,BLOB类型,包括:TinyBlob、Blob、MediumBlob、LongBlob,这几个类型之间的唯一区别是在存储的大小不同。 TinyBlob 最大 255 Blob 最大 65K MediumBlob 最大 16M LongBlob 最大 4G

FreeRTOS-基本介绍和移植STM32

FreeRTOS-基本介绍和STM32移植 一、裸机开发和操作系统开发介绍二、任务调度和任务状态介绍2.1 任务调度2.1.1 抢占式调度2.1.2 时间片调度 2.2 任务状态 三、FreeRTOS源码和移植STM323.1 FreeRTOS源码3.2 FreeRTOS移植STM323.2.1 代码移植3.2.2 时钟中断配置 一、裸机开发和操作系统开发介绍 裸机:前后台系

nginx介绍及常用功能

什么是nginx nginx跟Apache一样,是一个web服务器(网站服务器),通过HTTP协议提供各种网络服务。 Apache:重量级的,不支持高并发的服务器。在Apache上运行数以万计的并发访问,会导致服务器消耗大量内存。操作系统对其进行进程或线程间的切换也消耗了大量的CPU资源,导致HTTP请求的平均响应速度降低。这些都决定了Apache不可能成为高性能WEB服务器  nginx:

多路转接之select(fd_set介绍,参数详细介绍),实现非阻塞式网络通信

目录 多路转接之select 引入 介绍 fd_set 函数原型 nfds readfds / writefds / exceptfds readfds  总结  fd_set操作接口  timeout timevalue 结构体 传入值 返回值 代码 注意点 -- 调用函数 select的参数填充  获取新连接 注意点 -- 通信时的调用函数 添加新fd到

火语言RPA流程组件介绍--浏览网页

🚩【组件功能】:浏览器打开指定网址或本地html文件 配置预览 配置说明 网址URL 支持T或# 默认FLOW输入项 输入需要打开的网址URL 超时时间 支持T或# 打开网页超时时间 执行后后等待时间(ms) 支持T或# 当前组件执行完成后继续等待的时间 UserAgent 支持T或# User Agent中文名为用户代理,简称 UA,它是一个特殊字符串头,使得服务器