本文主要是介绍计算机组成原理-主存储器与CPU的连接，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
文章目录
- 知识总览
- 单块存储芯片与CPU的连接
- 位扩展（存储字的位数）
- 字扩展（存储字数）
- 关于线选法和片选法
- 字位同时扩展
- 总结
- 补充：译码器
知识总览
单块存储芯片与CPU的连接
数据总线，地址总线，片选线，读控制线，写控制线与CPU连接
注意低电平有效和高电平有效，下图相当于是一个存储芯片
位扩展（存储字的位数）
简单来说就是从不同芯片同一位置读取一个存储单元然后传送到CPU的不同数据总线上，等价于存储芯片存储字长的扩展
字扩展（存储字数）
即类似某存储芯片的存储字的个数为2，那么两个该存储芯片的存储字的个数将为4，只不过加了一个片选器来选择而已
该方法的缺点是浪费了部分地址，00和11开头都无效
使用译码器优化
这样地址实现连续且没浪费
考试中可能出现某根线没有连上，那么无论该地址线对应的信号为零或为一都无效
二四译码器
注意小圈圈都代表要取反一次
关于线选法和片选法
实际应用多采用片选法
字位同时扩展
怎么说呢？emmmm
字扩展就是加了个译码器实现添加了多个存储芯片，容量就大了
位扩展就是一个地址的位数分为两部分放在两芯片里了，但地址都一样
总结
补充：译码器
使能端为100时译码器工作，不然输出段全为1
关于时序图RAM的读取周期
首先是CPU发送地址信号，由于有高位有地位，所以地址的时序图有两条线，一条在上面，一条在下面，
发送地址信号一段时间后CPU才会发送存储器请求信号，此时译码器开始工作，对应的cs开始变为1，此时地址有效
然后一段时间后片选信号失效存储单元里的数据通过数据总线传出
等传出完成后，CPU的存储器请求信号再失效
这篇关于计算机组成原理-主存储器与CPU的连接的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
