本文主要是介绍拉扎维模拟CMOS集成电路设计西交张鸿老师课程P6~9视频学习记录，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
目录
p6
p7
CG放大器
输入阻抗的计算方法；
输出阻抗的计算编辑编辑
p8p9
为什么需要差动放大器
噪声
什么是差分信号
基础差动放大器
利用叠加法求解增益；
共模响应
CMRR
带其他类似负载的差动对
---------------------------------------------------------------------------------------------------------------------------------
p6
下面是前面几种不同负载的CS的特性；
特别是右边的图，可以看到，这里从右侧开始的三条线，分别代表三种不同负载的曲线；
其与输入管的曲线相交即工作的静态工作点；
通过输入管的输入发生变化，可以看到两条黄色的线的移动，产生了新的交点；
此时ΔVin是不一样的，但是ΔVout明显不一样；
显然二极管连接的负载ΔVout最小；电阻负载的次之，电流源负载的ΔVout最大，即增益最大；
右上角的图是一个频谱分析的图；
如果是正常的正弦波，则应该是对应某个频率的一条竖直线，当发生线性放大的时候，其幅值发生变化；
但是如果存在非线性放大，就会导致出现该正弦波的谐波分量，如图所示；
此处非线性主要即来源于gm在饱和区还会随输入电压的变化而发生变化；
未来如果是开环电路，可以采用这种的方式，在源极上串联反馈电阻，进而降低谐波分量，减小非线性的影响；
源极跟随器的两种应用；
voltage buffer关注小信号的变化；
level shift关注直流信号的变化；上图中就是用 作该目的，利用pmos搭建的level shift，可以减少体效应的影响；同时抬高一点点输入的电平；
源跟随器由于存在输出结点电压变化，导致的下面的管子的Vds变化，导致的沟道长度调制，进而导致电流变化；
造成Vgs的变化，源跟随器出现非线性；
为了解决这个问题，出现了两种新的方案，其中一种如上图右侧flip sf；另一种如下图supper sf；
---------------------------------------------------------------------------------------------------------------------------------
p7
CG放大器
为什么需要CG，需要小的输入阻抗，一种是在RF中阻抗匹配，另一种是在输入为电流时；
因为此时Rs会分压，导致Vgs变化减小；
输入阻抗的计算方法；
给出了三种情况看输入输出阻抗，从源极看，从漏极看；
CG的输入阻抗受负载的影响，但是不用怕；因为不可能实现无穷大的Rd；
输出阻抗的计算
Cascode是CSCG级联；
cascade是CSCS级联；
CS将电压变化转化为电流变化，然后CG将电流变化在转化为电压变化；
这里就刚好利用到了cascode管子的作为CG放大器连接时，其输入阻抗较小的特点了；
两种角度来看这个电路；
---------------------------------------------------------------------------------------------------------------------------------
p8p9
为什么需要差动放大器
噪声
什么是差分信号
基础差动放大器
利用叠加法求解增益；
利用叠加法计算完之后，可以发现，小信号其实可以只加在差动对的一边，而另一边保持不变，此时增益减半？
Vp点电压并非是理想的保持不变，而是会出现微小波动，原因如左上角的图中所示；
Id与Vgs的曲线是个抛物线，所以相同的电压变化，带来的电流变化是不一样的，所以自然存在一定的电压波动；
左下角的图中绿色的线，就是Vp的电压变化情况，其频率翻倍；
因此可以通过这个结构与特点来做倍频器；
共模响应
失调，即offset；
即相同的共模输入，理应在输出端的差动输出为0，但是现在因为失调的存在，导致差动输出不为0；
即存在一个共模输入到差动输出的一个转化；
单独考虑尾电流源是非理想的情况时，出现的共模增益；
但是这里属于CM to CM,所以对差动输出的影响并不大；
但是下面由于失配导致的CM to DM，影响就很大了；
先看由于负载电阻失配导致的；
CMRR
带其他类似负载的差动对
上下都是电流源的时候，容易出现一山不容二虎的问题，即输出端的直流信号不好确定，或者说不好偏置了；
此时需要加一个反馈电路？
来调整上面的或者下面的电流源；
这篇关于拉扎维模拟CMOS集成电路设计西交张鸿老师课程P6~9视频学习记录的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
