数字集成电路后端(Innovus)开发设计

2023-10-25 01:10

本文主要是介绍数字集成电路后端(Innovus)开发设计,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

一、本文目的是对数字IC进行:

1、平面规划设计(Floorplanning the Design);

9c9d4d0fe4064acd91660b65e6d80aa5.png

2、电源路径设计(Routing Power with Special Route);

6ebde07958e14ba3884f5805e46025fb.png

3、使用Early Global Router分析路径(布线)可行性(Analyzing Route Feasibility with the Early Global Router)。

77264dfcbb5b40ac8970706b859958b2.png

二、设计过程与结果:

1、平面规划设计(Floorplanning the Design)

1)从根目录进入工作路径/share/training/cadence/INNOVUS_181_BLK/FPR/work,如下图所示:

0b826d57d0f040a389d8895dd6ce5d95.png

2)在此路径下打开Innovus如下图:

43e48c961cef4fe491708bd69d3bfcf0.png

3)导入路径/share/training/cadence/INNOVUS_181_BLK/FPR/work下dtmf.globals设计文件,如下图:

a12fc39b43864864897c5decdb9168b3.png

4)切换到floorplan view查看设计中的macro,module和port,如下图:

ce13b82e4a864dffbb493f6aca6a2884.png

5)通过Tools > Design Browser显示设计的hierarchy层次,如下图:35bc1efde3434b84ab3e5d1b58d46d55.png

6)尺寸定义与设计检查:通过Floorplan > Specify Floorplan定义芯片与模块大小,芯片或模块大小有两种方式来指定,我根据Aspect Ratio,即给定利用率指定尺寸,由工具算出H和W,默认矩形,H×W即为面积,如下图所示:

180f78f9df3548eeb69cf1f77ce86875.png

(此外可通过Dimension定义尺寸,即直接指定H和W大小)

7)由于此lab是带IO的设计,需要指定Core2IO的间距(如果是模块级设计则需要指定Core2Die的间距),此时将IO和CORE之间的距离设为100μm,如下第一张图,设置完后Layout如下第二张图所示:

c77899d9c7ba4bae9227d905166cc42a.png1915520c24e84daebbd2c8acf9743def.png

 8)使用命令Check Design -netlist检查设计参考库以及netlist本身的问题,运行后在work/checkDesign/目录下生成了DTMF_CHIP.main.htm.ascii文件,是Check Design的详细信息,如下图:c70754335aa246e5a073093c8ea6fbb8.png

2、电源路径设计(Routing Power with Special Route)

1)手动摆放macro,ip与halo,或执行File > Load > Floorplan选择dtmf_blocks.fp,完成后的Layout如下图所示:6d766869e9c34056a8dee0232e513e9e.png

2)更改PLLCLK网络的Placement Halo使之均为30μm,如下第一张图,改动成功后结果如下第二张图所示:

d699a8ed4ce844eb922505fe92fcd0a1.png    

 abd8caba694d4c7c8b4c8a92ac79e0f1.png

3)进行Powerplaning设计,加入电源环,设置参数如下第一张图所示,加入电源环后效果如下第二张图所示(红色与蓝色部分):

  e93215aed81a4f5499c02db8260007af.png804f1424d64b4b34aaebf645f1ab087b.png

4)之后给PLLCLK网络加上电源环,选中PLLCLK后,基本参数设置与电源环形状设置如下两张图所示:

  b5dfabe8420c4757bd4111751e12ccdb.png

 c17fee4499a246199a1beb515add21b8.png

5)设置后的电源环效果如下图所示:e68e78aff9084f9fab6e10aa4c2d7007.png

6)添加Power Stripe:Power > Power Planning > Add Power Stripe,将各参数设置如下图所示:1f8531f029a243ce8060d40042fda1f2.png

7)添加Power Stripe后,可见VDD与VSS间距为1微米,且VDD组间距、VSS组间距均为100微米,结果如下图:984256ac263547d49bb46c15d6dd9237.png

8)摆放cell:Design Browser > 选中cell后 > q键指定坐标,参数如下图所示:20bf197965c74af490e339e47083f971.png

9)切换physical view即可看见这颗cell的坐标变化结果,如下图:7d92f191885a4ac2b476fbcb3a7ac658.png

10)添加Power Rail并且和Power Stripe打孔:从M6打孔到M1(各层均打VIA),设置参数如下图所示:5e37997fd0764ddfb441dc77d049b73e.png

11)至此,Powerplan完成,效果如下图所示:ca8bec0ca035435790d6a3843a13982c.png16b9a1621ea94809b1d06a4af32afb52.png

3、使用Early Global Router分析路径(布线)可行性(Analyzing Route Feasibility with the Early Global Router)

1)在命令行界面输入getPlaceMode后,输出了所有的PlaceMode如下图:a011b06f09b4461084cfa5a0774a8871.png

2)输入命令defIn scan_input.def,在Place之前读入scan chain的def进一步优化congestion,之后跑Placement命令place_opt_design,可得到Timing Report、DRV结果,以及整体Density的值为48.462%,Routing Overflow大小为0.01%H和0.00%V,如图:2011beaeeb504d79b3805f6a36f39e5c.png

3)输入指令defOutBySection -noNets -noComps -scanChains scan.def,显示Scan Chain连接示意图,也可直接操作:Place > Display > Scan Chain,如下图:aa0fc5da130c4843921add3e1baa089e.png

4)可见局部连接顺序情况及Congestion情况如下图:fb89924398b342f89269a540b143a4d0.png

5) 输入指令restoreDesign ../saved/placeOpt.inv.dat DTMF_CHIP打开Placement后保存的数据,使用前期Global Router引擎分析潜在绕线问题:Route > Early Global Router,操作如下图所示:d5b00f1831f24c638ea0284b39d836de.png

6)可见垂直方向上存在Congestion,其中一条Congestion上绕线风险如图所示:ed4168b29161456a9f98ccef73c3c2f8.png

7)取消勾选垂直方向V的显示,去掉Congestion Label,可见设计均不存在Congestion了,如图:ac92a9bab8e44f90af363c0a963df77a.png

8)使用命令saveDesign ../saved/earlyGlobalRouterByLiTianhao.inn保存设计,之后通过restoreDesign ../saved/earlyGlobalRouterByLiTianhao.inn.dat DTMF_CHIP可以打开设计。设计结果如图:97d6f15caffe4d4b9ca957fb584e12eb.png

放大可查看具体布线情况,确保不存在绕线,如图:

cdc12ce19676497ebdc91faa349202a7.png

三、补充问题:

四、作业

1、Import Design读入数据后,执行checkDesign –netlist输出的结果关注要点:

   Q1.Instance数:5680个,Block数:4个。

   Q2.IO数:57个,其中Input数:28个,Output数:29个。

   Q3.Standard Cell的面积:129865.98平方微米。

b6b0700a4c6842dab83d4d425c2a7fa8.png

2、读入dtmf.fp后,确认如下信息:

   Q1. pllclk这个Block的形状:长280微米,宽300微米,位置坐标:{355.28 355.44} (X-Y系)30aac6a6988c480e864a64ab36b2de95.png

   Q2. CoreRing使用的Layer:Metal 5与Metal 6,宽度是:8微米。

   Q3. Stripe使用的Layer:Metal 6,宽度是:8微米。

3、PowerPlan的操作要点3个

①先给整个芯片加上电源环后再选中BLOCK,给小的BLOCK加电源环;

②基本参数包括宽度等设置好后,还需注意设置电源环形状;

③添加Power Stripe后,须添加Power Rail并且和Power Stripe打孔。

4、Floorplan设计的注意事项3个

①如果lab是带IO的设计,需要指定Core2IO的间距(如果是模块级设计则需要指定Core2Die的间距);

②芯片或模块大小有两种方式来指定,我根据Aspect Ratio,即给定利用率指定尺寸,由工具算出H和W,默认矩形,H×W即为面积,此外可通过Dimension定义尺寸,即直接指定H和W大小;

③导入Floorplan设计时须使用命令Check Design -netlist检查设计参考库以及netlist本身的问题,运行后在work/checkDesign/目录下生成以.main.htm.ascii为后缀的文件,是Check Design的详细信息。

5、Lab 10 Place完成后Timing的确认

   Q1. Place之前的Timing确认:0.098纳秒,截图WNS的Slack:a6004268c411481f885ddb11a16d8c8d.png

   Q2. Place之后的Timing确认:0.112纳秒,截图WNS的Slack:

 739934d97724439896a85fd3a4f6b84e.png

这篇关于数字集成电路后端(Innovus)开发设计的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/278996

相关文章

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

这15个Vue指令,让你的项目开发爽到爆

1. V-Hotkey 仓库地址: github.com/Dafrok/v-ho… Demo: 戳这里 https://dafrok.github.io/v-hotkey 安装: npm install --save v-hotkey 这个指令可以给组件绑定一个或多个快捷键。你想要通过按下 Escape 键后隐藏某个组件,按住 Control 和回车键再显示它吗?小菜一碟: <template

Hadoop企业开发案例调优场景

需求 (1)需求:从1G数据中,统计每个单词出现次数。服务器3台,每台配置4G内存,4核CPU,4线程。 (2)需求分析: 1G / 128m = 8个MapTask;1个ReduceTask;1个mrAppMaster 平均每个节点运行10个 / 3台 ≈ 3个任务(4    3    3) HDFS参数调优 (1)修改:hadoop-env.sh export HDFS_NAMENOD

从去中心化到智能化:Web3如何与AI共同塑造数字生态

在数字时代的演进中,Web3和人工智能(AI)正成为塑造未来互联网的两大核心力量。Web3的去中心化理念与AI的智能化技术,正相互交织,共同推动数字生态的变革。本文将探讨Web3与AI的融合如何改变数字世界,并展望这一新兴组合如何重塑我们的在线体验。 Web3的去中心化愿景 Web3代表了互联网的第三代发展,它基于去中心化的区块链技术,旨在创建一个开放、透明且用户主导的数字生态。不同于传统

嵌入式QT开发:构建高效智能的嵌入式系统

摘要: 本文深入探讨了嵌入式 QT 相关的各个方面。从 QT 框架的基础架构和核心概念出发,详细阐述了其在嵌入式环境中的优势与特点。文中分析了嵌入式 QT 的开发环境搭建过程,包括交叉编译工具链的配置等关键步骤。进一步探讨了嵌入式 QT 的界面设计与开发,涵盖了从基本控件的使用到复杂界面布局的构建。同时也深入研究了信号与槽机制在嵌入式系统中的应用,以及嵌入式 QT 与硬件设备的交互,包括输入输出设

OpenHarmony鸿蒙开发( Beta5.0)无感配网详解

1、简介 无感配网是指在设备联网过程中无需输入热点相关账号信息,即可快速实现设备配网,是一种兼顾高效性、可靠性和安全性的配网方式。 2、配网原理 2.1 通信原理 手机和智能设备之间的信息传递,利用特有的NAN协议实现。利用手机和智能设备之间的WiFi 感知订阅、发布能力,实现了数字管家应用和设备之间的发现。在完成设备间的认证和响应后,即可发送相关配网数据。同时还支持与常规Sof

活用c4d官方开发文档查询代码

当你问AI助手比如豆包,如何用python禁止掉xpresso标签时候,它会提示到 这时候要用到两个东西。https://developers.maxon.net/论坛搜索和开发文档 比如这里我就在官方找到正确的id描述 然后我就把参数标签换过来

usaco 1.2 Name That Number(数字字母转化)

巧妙的利用code[b[0]-'A'] 将字符ABC...Z转换为数字 需要注意的是重新开一个数组 c [ ] 存储字符串 应人为的在末尾附上 ‘ \ 0 ’ 详见代码: /*ID: who jayLANG: C++TASK: namenum*/#include<stdio.h>#include<string.h>int main(){FILE *fin = fopen (

怎么让1台电脑共享给7人同时流畅设计

在当今的创意设计与数字内容生产领域,图形工作站以其强大的计算能力、专业的图形处理能力和稳定的系统性能,成为了众多设计师、动画师、视频编辑师等创意工作者的必备工具。 设计团队面临资源有限,比如只有一台高性能电脑时,如何高效地让七人同时流畅地进行设计工作,便成为了一个亟待解决的问题。 一、硬件升级与配置 1.高性能处理器(CPU):选择多核、高线程的处理器,例如Intel的至强系列或AMD的Ry

Linux_kernel驱动开发11

一、改回nfs方式挂载根文件系统         在产品将要上线之前,需要制作不同类型格式的根文件系统         在产品研发阶段,我们还是需要使用nfs的方式挂载根文件系统         优点:可以直接在上位机中修改文件系统内容,延长EMMC的寿命         【1】重启上位机nfs服务         sudo service nfs-kernel-server resta