eMMC总线上电

2023-10-10 03:30
文章标签 总线 emmc 上电

本文主要是介绍eMMC总线上电,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

目录

1 通讯线

2 上电

3 设备接口时序

4. 上电流程

a 正常上电

b 低压上电

1 通讯线
e•MMC 总线有 10 条通讯线:


         CMD: 命令线,双向信号。主机和设备驱动器以两种模式工作,开漏和推挽


        DAT0-7: 数据线,双向信号。主机和设备工作在推挽模式下。


        CLK: 时钟,是主机发往设备的信号。 CLK 工作在推挽模式下。

2 上电
上电(包括热插入,即总线工作时插入设备)后,设备进入pre-idle状态。供电电压的上电时间应小于为总线主机电源电压规定的tPRU。
 如果设备不支持引导模式,或 BOOT_PARTITION_ENABLE 位被清除,设备立即进入idle 状态。在 idle 状态下,设备忽略所有总线传输,直至接收到 CMD1。如果设备仅支持标准 v4.2 或之前版本,它上电后立即进入 idle 状态。
如果设备 BOOT_PARTITION_ENABLE 位置位,设备进入 pre-boot 状态。 然后,设备等待引导启动序列。在引导工作阶段之后,设备进入 idle 状态。在 pre-boot 状态期间,设备接收到任何 CMD1 或引导启动序列(保持 CMD 线为低至少 74 个时钟周期,或发送参数为 0xFFFFFFFA 的 CMD0)之外的 CMD 线事务,设备将进入 idle 状态。如果设备接收到引导启动序列(保持 CMD 线为低至少 74 个时钟周期,或发送参数为0xFFFFFFFA 的 CMD0),设备开始引导操作。如果引导确认被使能,设备应在规定时间内向主机发送 “010” 确认模板。在引导操作结束后,设备进入 idle 状态并准备好CMD1 操作。如果设备在 pre-idle 状态下接收到 CMD1,它开始应答命令并进入设备识别模式。
 e•MMC 在 VDD 线上可呈现的最大初始负载(上电或热插入后)应为最大 10 uF 并联最小 330 ohm。在工作状态下在 VDD 线上的设备电容任何时刻都不得超过 10 uF。
 在 idle 状态下, e•MMC 忽略所有总线事务直至接收到 CMD1。
 CMD1 是用来协商工作电压范围,并轮询设备直至其结束上电过程的专用同步命令。除设备的工作电压状况外, CMD1 的应答还包含一个忙标志,表示设备仍工作于上电例程,没有准备好识别。此位告知主机设备没有准备好。主机必须等到此位清除。设备必须在具有有效 OCR 范围的 CMD1 发送 1 秒内完成其初始化。如果 e•MMC 设备在上一个上电周期内成功地完成了分区( EXT_CSD 字节[155]PARTITION_SETTING_COMPLETE 的 bit 0 置位)则初始化延迟(不是 1s)要通过 INI_TIMEOUT_PA(EXT_CSD 字节[124])计算。此超时仅适用于成功分区之后的第一次初始化。对于所有后续初始化,适用 1 秒的超时。
                 如果不执行引导操作,设备应在 1 秒内完成其从第一条有效 OCR 范围的起的初始化。

                 使设备退出 idle 状态是总线主机的责任。因为上电时间和电源爬升时间取决于应用参数,如总线长度和供电单元,主机必须保证电源建立起工作电平( CMD1 中规定的电平)之后再发送 CMD1。
                 在上电后,主机启动时钟并在 CMD 线上发送初始化序列。序列长度是以下最长者:1 ms、 74 个时钟、电源爬升时间或引导操作时间。要额外提供 10 个时钟(除设备准备好通讯后的 64 个时钟)以消除上电同步问题。
                每一个总线主机都必须实现 CMD1。对所有 e•MMC 强制实现 CMD1。

3 设备接口时序


eMMC 4.51标准下的时钟速率: 

sama5d2的SDMMC支持的eMMC 4.51设备时钟速率: 

• Support for MMC/e.MMC Default Speed (Maximum SDCLK Frequency = 26 MHz)
• Support for MMC/e.MMC High Speed (Maximum SDCLK Frequency = 52 MHz)
• Support for e.MMC High Speed DDR (Maximum SDCLK Frequency = 52 MHz)
• Support for e.MMC HS200 (Maximum SDCLK Frequency = 120 MHz)

4. 上电流程
a 正常上电
1. 给总线加电,通讯电压范围 2.7-3.6V。

2. 设置时钟为 400KHz,或以下

3. 等待 1ms,然后再等待 74 个时钟周期。

4. 发送 CMD0 使总线复位,在此步骤中保持 CS 线为高电平。

5. 发送 CMD1,参数为所要的电压范围, 0x00FF8000 或 0x00000080。

6. 接收 R3。

7. 如果 OCR 忙位为 ‘0’,重复步骤 5 和 6。

8. 从 R3 应答的参数,主机可以知道设备是高电压设备还是双电压设备。如果参数是0x80FF8000 则设置是仅高电压的,如果参数是 0x80FF8080 则设备是双电压。

9. 如果 R3 返回某一其它值,则设备不兼容(因为它由于电压不兼容而将自己置于 inactive状态,无应答)。在此要求况下,主机必须使总线下电,并开始错误恢复例程。

b 低压上电
如果主机支持低压上电,执行以下步骤;否则跳到identify mode//。

10. 如果主机是低压主机,且识别到双电压设备,使 MMC 总线下电。

11. 以低电压范围( 1.70 -1.95V)给总线上电。

12. 等待 1ms,然后再等待 74 个时钟周期。

13. 发送参数为 0x00000080 的 CMD1。

14. 接收 R3,它应为 0x00FF8080。

15. 如果 OCR 忙位为 ‘0’,重复步骤 13 和 14。
————————————————
 

这篇关于eMMC总线上电的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/177621

相关文章

电子电气架构---私有总线通信和诊断规则

电子电气架构—私有总线通信和诊断规则 我是穿拖鞋的汉子,魔都中坚持长期主义的汽车电子工程师。 老规矩,分享一段喜欢的文字,避免自己成为高知识低文化的工程师: 屏蔽力是信息过载时代一个人的特殊竞争力,任何消耗你的人和事,多看一眼都是你的不对。非必要不费力证明自己,无利益不试图说服别人,是精神上的节能减排。 无人问津也好,技不如人也罢,你都要试着安静下来,去做自己该做的事.而不是让内心的烦躁、

I2C总线协议(AT24C02C)

本文章是基于TQ2440开发板上的AT24C02C 一, I2C简介       IIC即Inter-Integrated Circut(集成电路总线),有飞利浦在八十年代实际出来. I2C是一种多向控制总线,就是同一个总线下可以连接多个芯片,同时每个芯片都可以作为实时数据传输的控制源. 二. 硬件结构       I2C串行总线一般有两根信号线,一根是双向的数据总线SDA, 一根是

【STM32】CAN总线基础入门

CAN总线基础入门 一、CAN简介二、主流通信协议对比三、CAN物理层1、CAN硬件电路2、CAN电平标准3、CAN收发器 – TJA1050(高速CAN)4、CAN物理层特性 四、帧格式1、CAN总线帧格式2、数据帧3、数据帧各部分用途简介4、数据帧的发展历史5、遥控帧6、错误帧7、过载帧8、帧间隔9、位填充10、波形实例 五、位同步1、接收方数据采样2、接收方数据采样遇到的问题3、位时序

V90总线伺服报800F错误

1、博途PLC工艺对象位置轴轴控功能块 博途PLC工艺对象位置轴轴控功能块(完整SCL代码)-CSDN博客文章浏览阅读423次。S7-1200PLC脉冲轴位置轴位置控制功能块S7-1200PLC脉冲轴位置轴位置控制功能块优化(完整SCL源代码)_s71200 脉冲轴-CSDN博客文章浏览阅读341次。该博客详细介绍了如何优化S7-1200 PLC的位置控制功能块,使得在轴激活限位时无需复位即可直

EventBus-Vue事件总线解析与使用指南

前言         在Vue.js中,组件通信是开发过程中非常场景的需求。根据不同的场景和需求,Vue提供了多种组件通信方式。比如父子组件通信、兄弟组件通信、跨代组件通信等。当应用程序中两个组件或者说页面之间没有引入和被引入的关系的时,或者说他们之间嵌套的结果复杂的时候,我们可以考虑如何传递数据呢?         其中适用的通信方式有 Vuex、provide 和 inject、Event

计算机总线及外部总线汇总

参考视频教程:    **编程必备基础 计算机组成原理+操作系统+计算机网络  ** 计算机总线 名称 传输速率(比特/字节) 推出年分 I²C 3.4 Mbit/s 425 kB/s 1992 Apple II series (incl. Apple IIGS) 8-bit/1 MHz 8 Mbit/s 1 MB/s[[31]](https://zh.wikip

《PCI Express体系结构导读》随记 —— 第II篇 第7章 PCIe总线的数据链路层与物理层(7)

接前一篇文章:《PCI Express体系结构导读》随记 —— 第II篇 第7章 PCIe总线的数据链路层与物理层(6) 7.1 数据链路层的组成结构 7.1.1 数据链路层的状态 3. DL_Active状态 当数据链路层处于DL_Active状态时,PCIe链路可以正常工作。此时数据链路层可以从事务层和物理层正常接收和发送TLP、并处理DLLP,此时数据链路

eMMC

通俗的来说,eMMC=NAND闪存+闪存控制芯片+标准接口封装。本文大致做下边几个小结: (1)MMC与Host之间的连接 连接由下图可见 (2)eMMC和NAND Flash与Host的连接比较 NAND Flash直接接入Host NAND Flash 直接接入 Host 时,Host 端通常需要有 NAND Flash Translation Layer,即 NFTL 或者  NA

思考(六十九):一种基于消息总线的功能可插拔的服务器架构

架构图 +--------------------+ +----------------+ +----------------+| | | NODE 1 | | NODE 2 || TOPIC ROUTE INFO |

emmc协议

一、简介 1.1 简介 嵌入式多媒体卡(Embedded Multimedia Card, eMMC)是由 JEDEC 协会所订立,将 MMC controller 和 NAND Flash 封装到一个芯片中,简化存储器的使用和电路板的设计。 1.2 信号 singledescriptionclkclockdata strobe选通信号,olny for hs400cmdcmd 和re