可测试性设计原理:Wrapping Core (Ⅱ)

2023-10-07 08:20

本文主要是介绍可测试性设计原理:Wrapping Core (Ⅱ),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

Wrapping core


本文主要讲述了The Simple Core Wrapping Flow的基本原理,区别于The Maximized Reuse Core Wrapping Flow实现更为简单,但会引入更大的timing和area的影响。参考(翻译)自《Synopsys® TestMAX™ DFT User Guide》,FYI。

The Simple Core Wrapping Flow

简易的core wrapper flow提供了基本的core wrapper functionality。

Simple Core Wrapper Cell

  • Dedicated Wrapper Cell
    默认情况下该flow使用的是WC_D1专用wrapper cell进行core wrapping,由内部的专用flip-flop提供可控制性和可观测性以及移位功能。
    WC_D1 Dedicated Wrapper Cell
    • cti - Core test input
      wrapper cell 的test input端,它可以来自PI或者上一个wrapper cell 的cto;
    • cto - Core test output
      wrapper cell 的test output端,它可以驱动PO或者下一个wrapper cell 的cti;
    • cfi - Core functional input
      对于input wrapper cells,输入来自于围绕core的周边逻辑;对于output wrapper cells,输入来自于core;
    • cfo - Core functional output
      对于input wrapper cells,输出驱动core;对于output wrapper cells, 输出驱动core周边逻辑;
    • shift_clk - Wrapper clock
      由核内部的wrp_clock驱动,clock wrapper cell内部的flip-flop;
    • shift_en - Shift enable
      wrapper cell的scan-enable信号,当该信号为高电平时,wrapper cell shift cti和cto;当该信号为低电平时,wrapper cell capture function input value或者保持当前状态,取决于此时capture_en的值 ,该信号对于input 和output wrapper cell有不同的控制;
    • capture_en
      该信号控制wrapper cell何时进行capture,当该信号为低电平时,wrapper clock capture functional输入值,当该信号为高电平时,wrapper cell保持当前状态;
  • Dedicated Safe-State Wrapper Cell
    该类型的wrapper cell在输入端提供可观测性,在输出端提供可控制性,core input和core output都使用WC_D1 wrapper cell,但是可控制的wrapper cell输出端可以作为数据toggle shift进wrapper chain,在某些情况下,如果边沿触发或者电平敏感逻辑存在于wrapper cell的fanout,可能需要额外的操作。
    为了避免这种情况,可以为wrapper cell spec一个safe value。DFTC通过使用WC_D1_S wrapper cell来实现存储safe value的功能。它在输出端增加了一个额外的mux来驱动safe value通过一个额外的控制信号来使能。
    WC_D1_S Dedicated Wrapper Cell
    WC_D1_S与WC_D1 interface大致相同,增添了以下额外信号:
    safe_control - Control signal
    这个信号决定何时输出safe value;
    safe_value - Logic value
    这个信号定义了safe state logic value;
  • Shared-Register Wrapper Cells
    如果design中有与port相连的boundary I/O register,可以复用这些function register作为wrapper cell logic去减少面积开销。使用Shared wrapper cell来代替存在的function register在function mode下提供等价的功能。
    WC_S1 and WC_S1_S Shared Wrapper Cells
    为了core wrapping 的特性能共享到function register,I/O register和port必须满足以下情况:
  • 这个register的data input或者output必须通过wire或logic path的方式连接在boundary port上,这条logic path必须可以敏化以产生buffer或invert的效果并且必须由恒定信号类型控制(静态值为0或1)主要输入输出。
  • 共享的register必须是function clock控制。

如果I/O register 的clock与core clock是同一个,并且在wrapper chain操作的时候会影响到core logic就需要分离function clock给 shared wrapper cell或者使用 -use_dedicated_wrapper_clock选项。
当启用shared wrapper cell style时,DFTC将尽可能地插入shared wrapper cell,比如

Examples of Supported Design Register Sharing
但是如果register不满足要求,就只能插入dedicated wrapper cell,比如

Examples of Unsupported Design Register Sharing
如果一个寄存器既是输入共享寄存器又是输出共享寄存器,那么该寄存器就成为输入共享寄存器,并且在输出端口放置一个dedicated wrapper cell,比如
Same Register Qualified as Input and Output Shared Register
如果一个输出shared register被定义了一个safe state通常使用WC_S1_S wrapper cell。但是如果除了输出port之外寄存器的输出还驱动了内部的logic那么WC_S1_S里的safe state logic会阻止寄存器驱动内部logic,所以当DFTC检测到这种情况时会使用WC_S1来代替WC_S1_S并将safe state logic移到output port。
Output Shared Register With Safe State and Internal Fanout Connections
Simple Core Wrapper Chains

在simple core wrapping flow里输入和输出wrapper cell可以被放在一条wrapper chain。设计中可以有一条或多条wrapper chain。
Inward-Facing Wrapper Chain Behaviors in the Simple Core Wrapping Flow

上图为inward-facing操作下wrapper chain的shift和capture行为,在capture阶段wrapper cell会通过循环一直保持同一个值来block住外部输入。
Outward-Facing Wrapper Chain Behaviors in the Simple Core Wrapping Flow
上图为outward-facing操作下wrapper cell的shift和capture行为。

这篇关于可测试性设计原理:Wrapping Core (Ⅱ)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/157167

相关文章

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

性能测试介绍

性能测试是一种测试方法,旨在评估系统、应用程序或组件在现实场景中的性能表现和可靠性。它通常用于衡量系统在不同负载条件下的响应时间、吞吐量、资源利用率、稳定性和可扩展性等关键指标。 为什么要进行性能测试 通过性能测试,可以确定系统是否能够满足预期的性能要求,找出性能瓶颈和潜在的问题,并进行优化和调整。 发现性能瓶颈:性能测试可以帮助发现系统的性能瓶颈,即系统在高负载或高并发情况下可能出现的问题

字节面试 | 如何测试RocketMQ、RocketMQ?

字节面试:RocketMQ是怎么测试的呢? 答: 首先保证消息的消费正确、设计逆向用例,在验证消息内容为空等情况时的消费正确性; 推送大批量MQ,通过Admin控制台查看MQ消费的情况,是否出现消费假死、TPS是否正常等等问题。(上述都是临场发挥,但是RocketMQ真正的测试点,还真的需要探讨) 01 先了解RocketMQ 作为测试也是要简单了解RocketMQ。简单来说,就是一个分

深入探索协同过滤:从原理到推荐模块案例

文章目录 前言一、协同过滤1. 基于用户的协同过滤(UserCF)2. 基于物品的协同过滤(ItemCF)3. 相似度计算方法 二、相似度计算方法1. 欧氏距离2. 皮尔逊相关系数3. 杰卡德相似系数4. 余弦相似度 三、推荐模块案例1.基于文章的协同过滤推荐功能2.基于用户的协同过滤推荐功能 前言     在信息过载的时代,推荐系统成为连接用户与内容的桥梁。本文聚焦于

hdu4407(容斥原理)

题意:给一串数字1,2,......n,两个操作:1、修改第k个数字,2、查询区间[l,r]中与n互质的数之和。 解题思路:咱一看,像线段树,但是如果用线段树做,那么每个区间一定要记录所有的素因子,这样会超内存。然后我就做不来了。后来看了题解,原来是用容斥原理来做的。还记得这道题目吗?求区间[1,r]中与p互质的数的个数,如果不会的话就先去做那题吧。现在这题是求区间[l,r]中与n互质的数的和

【测试】输入正确用户名和密码,点击登录没有响应的可能性原因

目录 一、前端问题 1. 界面交互问题 2. 输入数据校验问题 二、网络问题 1. 网络连接中断 2. 代理设置问题 三、后端问题 1. 服务器故障 2. 数据库问题 3. 权限问题: 四、其他问题 1. 缓存问题 2. 第三方服务问题 3. 配置问题 一、前端问题 1. 界面交互问题 登录按钮的点击事件未正确绑定,导致点击后无法触发登录操作。 页面可能存在

业务中14个需要进行A/B测试的时刻[信息图]

在本指南中,我们将全面了解有关 A/B测试 的所有内容。 我们将介绍不同类型的A/B测试,如何有效地规划和启动测试,如何评估测试是否成功,您应该关注哪些指标,多年来我们发现的常见错误等等。 什么是A/B测试? A/B测试(有时称为“分割测试”)是一种实验类型,其中您创建两种或多种内容变体——如登录页面、电子邮件或广告——并将它们显示给不同的受众群体,以查看哪一种效果最好。 本质上,A/B测

怎么让1台电脑共享给7人同时流畅设计

在当今的创意设计与数字内容生产领域,图形工作站以其强大的计算能力、专业的图形处理能力和稳定的系统性能,成为了众多设计师、动画师、视频编辑师等创意工作者的必备工具。 设计团队面临资源有限,比如只有一台高性能电脑时,如何高效地让七人同时流畅地进行设计工作,便成为了一个亟待解决的问题。 一、硬件升级与配置 1.高性能处理器(CPU):选择多核、高线程的处理器,例如Intel的至强系列或AMD的Ry

基于51单片机的自动转向修复系统的设计与实现

文章目录 前言资料获取设计介绍功能介绍设计清单具体实现截图参考文献设计获取 前言 💗博主介绍:✌全网粉丝10W+,CSDN特邀作者、博客专家、CSDN新星计划导师,一名热衷于单片机技术探索与分享的博主、专注于 精通51/STM32/MSP430/AVR等单片机设计 主要对象是咱们电子相关专业的大学生,希望您们都共创辉煌!✌💗 👇🏻 精彩专栏 推荐订阅👇🏻 单片机

hdu4407容斥原理

题意: 有一个元素为 1~n 的数列{An},有2种操作(1000次): 1、求某段区间 [a,b] 中与 p 互质的数的和。 2、将数列中某个位置元素的值改变。 import java.io.BufferedInputStream;import java.io.BufferedReader;import java.io.IOException;import java.io.Inpu