本文主要是介绍地平线—征程2（Journey 2-J2）芯片详解（13）—QSPI+BIFSPI+BIFSD，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
写在前面
本系列文章主要讲解地平线征程2（Journey 2-J2）芯片的相关知识，希望能帮助更多的同学认识和了解征程2（Journey 2-J2）芯片。
若有相关问题，欢迎评论沟通，共同进步。(*^▽^*)
错过其他章节的同学可以电梯直达目录↓↓↓
地平线—征程2（Journey 2-J2）芯片详解——目录-CSDN博客
4. CPU子系统
4.6 QSPI
4.6.1 介绍
四线串行外设接口（QSPI）是一个先进的SPI系列NAND/NOR Flash存储控制器，可以通过QSPI连接外部的NAND/NOR Flash存储设备。
QSPI支持标准SPI和Dual-SPI模式，通过双个数据线即可进行通信。在Quad-SPI模式下有六根线，其中包含1个片选线、1个时钟线和4个数据线。
QSPI仅工作在主模式下。芯片的快速启动主要是从外部的QSPI Flash。相对于从传统的存储比如DDR/SRAM启动，也支持XIP模式从SPI NOR Flash执行代码。
4.6.2 特性
QSPI模块的特性如下：
- 支持单路/双路/四路SPI，仅工作在主模式下
- 支持批量/非批量模式TX和RX
- 可配置1/2/4字节数据宽度以匹配16字节TX FIFO和16字节RX FIFO
- 可配置QSPI_SCLK的时钟频率，最高到83MHz
- 通过外部NOR Flash支持XIP启动
- NOR Flash支持24/32位地址模式，NAND Flash支持2/4KB存储空间
- 全面的状态和中断报告
4.7 BIFSPI
4.7.1 介绍
BIFSPI模块不仅用于应用程序处理器（AP）和J2之间的数据传输，还可以访问DDR和其他模块的寄存器。BIFSPI总共有三种数据传输路径：
- CP访问BIFSPI私有配置寄存器，该寄存器通过APB总线分享给AP和CP
- AP通过SPI总线访问AP和CP共享的寄存器
- AP通过BIFSPI转换成AXI总线访问DDR和其他模块的寄存器
4.7.2 特性
BIFSPI模块的特性如下：
- 地平线自定义的通信协议作为SPI从接口
- SPI的时钟最高可配置到80MHz
- 除内部共享寄存器外，BIFSPI_RSTN引脚复位控制逻辑，SYSCTRL都可以复位
- 31个32位内部共享寄存器可以和AP通信，SHARE_REG_31表示内部总线状态为只读
- 防止非法接入，AP访问地址可控
- AP可以访问以下任意一个：
——内部共享寄存器
——除了BIFSPI外的其他片内模块寄存器
——片外DDR和片内SRAM
- 数据封装大小：寄存器为4字节，DDR和SRAM最大为4K字节
- 读写支持奇偶校验
- 中断报告状态和异常
4.8 BIFSD
4.8.1 介绍
BIFSD接口将AP的eMMC主机访问转换成J2内部总线访问，支持访问DDR、SRAM和内部寄存器。BIFSD主要作用是AP和J2之间的数据读写，其中AP访问被当做eMMC设备。每一个4线或8线的时钟最高可达200MHz（HS200模式），因此BIFSD在高速数据传输中可以提供最高200MB/s的带宽。
BIFSD符合eMMC 4.3/4.4/4.41/4.5/4.51/5.0规范。
4.8.2 特性
BIFSD模块的特性如下：
- 嵌入式多媒体卡（eMMC）设备接口符合eMMC5.0规范
- 通过BIFSD接口，AP可以访问片外DDR和片内SRAM
- 支持单线/多线读写
- 在HS200模式下，支持1/4/8数据线达到200MHz
- 使用频繁的中断可以由硬件取代CPU进行控制
- AP可以通过BIFSD_RSTN引脚复位BIFSD接口
- 全面的状态和中断报告
总结：本部分主要讲解了J2的QSPI工作模式、BIFSPI的用途和数据传输路径以及BIFSD的使用。同学们可以根据实际应用进行选择，特别注意的是QSPI芯片最好选择地平线J2验证过的，不然调试起来会很麻烦。
本文章是博主花费大量的时间精力进行梳理和总结而成，希望能帮助更多的小伙伴~ 🙏🙏🙏
后续内容将持续更新，敬请期待(*^▽^*)
欢迎大家评论，点赞，收藏→→→
这篇关于地平线—征程2（Journey 2-J2）芯片详解（13）—QSPI+BIFSPI+BIFSD的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
