计组--存储系统--复习专用...

本文主要是介绍计组--存储系统--复习专用...，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

文章目录

前言
一、存储系统的分类
二、存储器的性质
- 1.存储容量
- 2.存储器的速度
三、存储器的层次结构
四、主存储器
- SRAM：
- - 2.译码方式：
- DRAM:
- - 刷新：
- ROM：
五、存储容量的扩展
六、高速存储器
总结

前言

学无止境，笔勤不辍。本文，笔者将介绍一下存储系统相关的知识点…

一、存储系统的分类

很多无关的分类就不一一介绍了，下面主要是笔者觉得有用的知识点:

1.半导体随机存储器(RAM）是非永久记忆的存储器，断电后信息无法保存
2.CPU只能对内存(主存和高速缓存)直接访问，对其中的数据进行读写操作，不能直接访问外存

二、存储器的性质

1.存储容量

存储单元最重要的特性是它是最小的可编址单元。
一般情况下，8个bit称为字节(B），2ⁿ个字节组合称为字，一个字包含的二进制位数称为字长。
存储单元则是存储器能容纳的二进制信息的总量。例如一个存储器有12根地址线，16根数据线，则它所容纳的数据大小是 2¹² 16 bit =4k16bit =8KB

2.存储器的速度

1.用存储器的存取时间、存储周期、存储器带宽衡量。
a.存取时间Ta：存储器收到读命令信号到其数据输出端输出信号的时间
b.存储周期Tc:存储器完成一次完整的读写操作所需要的全部时间，两次访问存储器最小的时间间隔。
ps:Tc>Ta
c.存储器带宽:单位时间可写入存储器/从存储器取出的信息的最大数量，单位是(bps)位每秒。

三、存储器的层次结构

存储器交换数据速度由大到小排序:寄存器>高速缓存(cache)>主存(RAM、ROM)>外存(辅存)>网络存储器
ps:cache是用于解决CPU和竹村之间速度不匹配问题的

四、主存储器

1.RAM(随机存储器)分两类：1.静态随机存储器(SRAM)由六个晶体管组成 2.动态随机存储器(DRAM)由1个晶体管组成

SRAM：

1.和双稳态触发器类似

2.译码方式：

线性译码方式
1.存储矩阵:1行代表一个字，每一列代表这个字的一位
2.使用这种存储矩阵的译码方式称为线性译码，只有一个地址译码器

双向译码方式
1.有两个地址译码器，一个是水平译码器，一个是数值译码器，分别用于处理分成两段的地址X,Y
2.当在不同的存储矩阵平面中两段地址都有效的交点的存储位元组合起来，才是所选的字

一个n位地址的存储器，按照线性译码方式，会出现 2^n^个选择，2^n^根选择线，若采用双向译码方式，只需要2^n/2^根选择线,并且由于X,Y可以不同时有效，因此会有2^2n^种选择(存储单元)

DRAM:

1.对于"读"操作，DRAM是破坏性读出，是电容放电的结果，每次读之后都要将原信息重新存储到相应单元，这叫做“再生”。
2.同时，由于电容存在漏电效应，所以DRAM要定时刷新

刷新：

1.刷新周期定义：对整个存储器刷新结束开始，到对整个DRAM刷新一遍为止的时间间隔/对特定行刷新两遍的时间间隔
2.刷新信号周期:相邻两行之间刷新的时间间隔

集中式刷新：
1，在一个刷新周期内，利用一段固定的时间依次对DRAM所有行逐一刷新(在这段时间内禁止读写存储器这段时间也叫"死区")
2.刷新时间 = 存储时间(读写周期)*存储矩阵的列数

分散式刷新:
1.将存储周期分为了两个阶段:1.正常的访存芯片操作 2.刷新这一行;因此存储周期是读写周期的两倍
2.刷新时间也因此翻倍...

异步式刷新：
1.结合了分散式刷新的优势
因此它的刷新信号周期 =刷新周期/存储矩阵列数

ROM：

1.ROM具有非易失性，断电情况下，数据仍然存在，但只能读，无法写入。
2.数据存储方式：1.小端模式:低地址对应低字节 2.大端模式:高地址对应低字节

五、存储容量的扩展

1.位扩展：
目的：增加同一个地址的存储单元的位数
操作：将参与位扩展的存储芯片的位选信号、读写控制信号、地址信号分别连在一起，不同的存储芯片的数据端，分别引出
2.字扩展：
目的：增加存储器中字的数量，即容量扩展
操作：将参与字扩展的存储芯片的位选信号、读写控制信号、地址信号分别连在一起，由片选信号来区分各芯片的地址范围
3.字位扩展：
一个存储器假设容量为mn位，要将其扩展成 lk位的，则需要该存储器l/m *k/n个
`ps.注意一下CPU和主存怎么连接，可能会考画图题…

六、高速存储器

1.弥补CPU和主存速度差异的策略：
a.双端口存储器:由两套独立的访问端口(读写控制线路)，可以同时异步读写(访问)存储单元
b.相联存储器：用于对一个字中某些指定位进行检索，检查是否与特定的样式相匹配。

相联存储器结构：
1.检索寄存器：存放检索字
2.屏蔽寄存器：存放屏蔽码
3.符合寄存器：存放查询比较结果
4.比较电路：检索项和存储器所有单元内容的相应位进行比较，符合置"1",否则置"0"
5.代码寄存器：存放从存储器中读出的代码/写入的代码

c.高速缓冲存储器(Cache):保存的是主存中某些单元的副本
cache命中：CPU提供字地址时，相联存储器开始按内容查找，地址匹配成功
cache缺失：cache命中的反向
若读数cache缺失，处理方法：

1.通过CPU访问主存获取字，并把该字写入cache中
2.从主存中将该字所在的行/数据块放入Cache中，然后再由cache送给CPU

cache的指标参数计算方法：
1.命中率：
Nc，代表Cache完成存取的总次数，Nm，代表主存完成存取的总次数，h，代表命中率则：
h =Nc/(Nc+Nm) *100%
2.平均访问时间：
tc，代表命中访问cache的时间，tm，代表缺失时访问主存的时间 ta，代表平均访问时间，则：a.ta = tc*h+(1-h)*tmb.ta = h*tc+(1-h)(tm+tc)3.访问效率：e = tc/ta

主存和Cache的地址映射方式
1.直接映射：
Cache的行号j和主存的块号i的关系：j = i mod 2^c^主存地址被分为：1.高位标记，2.行地址3块内地址三部分缺点是命中率低2.全相联映射主存地址被分为：1.标记，2.块内地址两部分优点是命中率高，机制灵活，但硬件开销大3.组相联映射：将cache分成几个组，然后再进行调整j = (i mod 2^c-r^)*2^r^ +k (0<=k<=2^r^-1)主存地址被分为：1.高位标记tag，2.组地址3块内地址三部分