【计组】练习题

本文主要是介绍【计组】练习题，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

一、单项选择题：每小题2分，共24分。

1. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是

A. 指令操作码的译码结果 B. 指令和数据的寻址方式

C. 指令周期的不同阶段 D. 指令和数据所在的存储单元

2. 一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x＝127，y＝－9时，执行赋值语句z＝x＋y后，x、y和z的值分别是

A. x＝0000007FH，y＝FFF9H，z＝00000076H

B. x＝0000007FH，y＝FFF9H，z＝FFFF0076H

C. x＝0000007FH，y＝FFF7H，z＝FFFF0076H

D. x＝0000007FH，y＝FFF7H，z＝00000076H

3. 浮点数加、减运算过程中一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X＝2⁷×29/32，Y＝2⁵×5/8，则用浮点加法计算X＋Y的最终结果是

A. 00111 1100010 B. 00111 0100010

C. 01000 0010001 D. 发生溢出

4. 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是

A. 0 B. 2 C. 4 D. 6

5. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是

A. 1、15 B. 2、15 C. 1、30 D. 2、30

6. 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是

A. 2006H B. 2007H C. 2008H D. 2009H

7. 下列关于RISC的描述中，错误的是

A. RISC普遍采用微程序控制器

B. RISC大多数指令在一个时钟周期内完成

C. RISC的内部通用寄存器数量相对CISC多

D. RISC的指令数、寻址方式和指令格式种类相对CISC少

8. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是

A. 90ns B. 80ns C. 70ns D. 60ns

9. 相对于微程序控制器，硬布线控制器的特点是

A. 指令执行速度慢，指令功能的修改和扩展容易

B. 指令执行速度慢，指令功能的修改和扩展难

C. 指令执行速度快，指令功能的修改和扩展容易

D. 指令执行速度快，指令功能的修改和扩展难

10. 假设某系统总线在一个总线周期中并行传输4个字节，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是

A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s

11. 假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是

A. 5％ B. 9.5％ C. 50％ D. 95％

12.下列选项中，能引起外部中断的事件是

A.键盘输入 B. 除数为0 C. 浮点运算下溢 D. 访存缺页

二、（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）

三、（13分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0)＋((R1))→(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。