高速信号传输辅助利器—

本文主要是介绍高速信号传输辅助利器——Retimer与Redriver，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

自从新冠疫情席卷全球，每个人的生活以及工作形态都经历了相当程度的重大转折。其中，最为明显的变革就是快速走向“数字化转型”。随着5G的积极部署以及AI技术的广泛应用，这些技术都即将启动数据的高速传输。因此，新一代PCI Express标准以及USB 20/40/80Gbps的出现，甚至Intel也推出了支持20/40/80Gbps的Thunderbolt 3/4，这些高速数字接口在计算、传输、存储或显示等技术领域，都正在加速进行世代交替。如图一所示。

高速信号在通过电缆或印刷电路板（PCB）传输时，衰减现象很严重，甚至会导致信号畸变。此外，反射、串扰、杂波信号和散射都会导致信号完整性与眼图区间恶化。随着信号传输距离的增加，信号衰减程度加重且信号品质下降，进而可能导致数据位元错误，使得远端或接收端无法成功复原传输的信号。

对于研发人员来说，在PCB板上的布局走线以及电缆应用无疑是另一个艰难的挑战。在高速信号的传输应用中，为确保信号品质，中继器将是不可或缺的元件。如图二所示，但在平时的选择中，经常被中继器的另外三个称呼所混淆，不知道三者的具体差异在哪里。因此，简单地在这里做一下解释：

基本上，Repeater可以说是中继器的统称，根据不同的架构与功能再细分为Retimer与Redriver。

RETIMER

主要包含两个功能，一个是对信号进行均衡，另一个则是对具有确定性抖动和随机性抖动的数据时钟信号进行修复，从而输出一个干净的信号给后端装置使用。Retimer功能简易示意图如图三所示。

USB IF（USB实施者论坛）在USB 3.2规范中说明了关于USB 3.2 Gen 2和USB 3.2 Gen 1传输时钟信号的不同处理方式。

对于USB 3.2 Gen 2传输，它支持一种名为“独立参考时钟的SSC（Spread Spectrum Clocking，扩展频谱时钟）”或称为“SRIS（Separate Reference clock Independent of SSC）”的功能。这个功能意味着USB 3.2 Gen 2的传输时钟信号来自本地参考时钟，与接收端复原的时钟信号无关。通过独立参考时钟和SSC技术，可以减少电磁干扰（EMI），并降低与其他设备的时钟干扰，从而提高系统稳定性和性能。

而对于USB 3.2 Gen 1传输，它支持一种名为“数据位元BLR（Bit-Level Retimer）”的功能。这个功能也依赖于本地参考时钟来传输数据，但与接收端复原的时钟信号无关。通过BLR技术，可以在数据位元级别对数据进行重新定时和均衡，从而改善信号质量，提高数据传输的准确性和可靠性。

这些功能都是为了提高USB接口的性能和稳定性而设计的，尤其是在高速数据传输场景下，能够更好地适应不同的设备和应用需求。

SRIS

如图三所示，这是为USB Gen2（SRIS）操作定义的架构，它包含了物理层协议感知以及软件透明扩展设备，创建了两个独立的电子链路段。这样的设计使得数据传输更为稳定和高效。

如图四所示，这个架构实现了一个使用本地时钟作为Tx（发送端）的输入时钟，并且这个时钟完全独立于Rx（接收端）时钟的架构，包括具有SSC（扩展频谱时钟）的独立参考时钟。这样的设计允许发送端和接收端使用各自的时钟源，减少了时钟同步的复杂性，并提高了系统的灵活性和可靠性。

BLR只适用于USB 3.2 Gen1的操作，是因为在BLR架构中，恢复的时钟传输可能会产生过多的抖动，如图五所示。这种抖动在高速数据传输时尤为不利，尤其是对于10Gbps的传输速度来说，过多的抖动会导致数据错误和传输不稳定。相比之下，最佳的情况如图六所示，其中时钟信号稳定且抖动较少，有利于确保数据传输的准确性和可靠性。因此，在USB 3.2 Gen2及更高速度的版本中，采用了更先进的时钟同步和抖动抑制技术，以满足更高速度数据传输的要求。

BLR架构具有一个物理层协议感知和软件透明扩展设备，它能够创建两个独立的电子链路段。如图7所示，BLR架构实现的是一种恢复时钟架构，其中使用的是从输入数据流中恢复的时钟作为Tx（发送端）的输入时钟，这个时钟与Rx（接收端）的时钟是相同的，如图八所示。

这种设计允许发送端使用与接收端相同的时钟信号，从而减少了时钟同步的复杂性。然而，由于BLR主要用于USB 3.2 Gen1的传输，这种恢复时钟的方法可能在更高速度的数据传输（如USB 3.2 Gen2的10Gbps）中遇到挑战，因为从数据流中恢复的时钟可能会引入过多的抖动，影响传输的稳定性和准确性。因此，在更高速度的数据传输中，通常会采用更复杂的时钟同步和抖动抑制技术。

在USB IF（USB实施者论坛）的规范和CTS（兼容性测试套件）中，USB 3.2 Gen2的操作推荐使用SRIS（独立参考时钟与SSC无关）架构。这是因为BLR（位级重定时器）架构中恢复的时钟传输可能会产生过多的抖动，这对于10Gbps的高速数据传输来说是不利的，可能导致数据错误和传输不稳定。因此，现在大多数RETIMER架构都采用了SRIS架构来设计，以确保在USB 3.2 Gen2的高速数据传输中提供稳定、准确的时钟信号。

REDRIVER

通过使用均衡器（EQ=EQUALIZATION）以及预加重控制（PRE-EMPHASIS）技术，REDRIVER（重定时器）可以补偿并校正传输端上信号的损失，并在接收端上恢复信号完整性。因此，它可以在信号发射端产生满足传输损耗要求的可靠信号，以减少信号错误率，从而得到更清晰的眼图。

REDRIVER功能的简易示意图如图10所示。在这个示意图中，你可以看到REDRIVER位于发送端和接收端之间，负责处理并优化传输的信号。通过均衡器和预加重控制，REDRIVER能够确保信号在传输过程中的稳定性和准确性，从而提高整个系统的性能。

均衡器（Equalization）技术

均衡器实际上是一个高通滤波器，如图10所示，它就是一个简单的高通滤波器。均衡器通常使用滤波器来实现，用于补偿失真的脉冲。均衡器直接从传输的实际数字信号中，根据某种算法不断调整增益，因此能够适应传输时信号的随机变化，使均衡器始终保持最佳状态，从而具有更好的失真补偿性能。这种技术能够确保信号在传输过程中的完整性和准确性，提高通信系统的性能。

预加重 (PRE- EMPHASIS)技术

预加重作用在信号的传送端，通过在信号的高频成分上提前进行增强，再经过信号通道材料的衰减，最后接收端将会接收到完整的信号。这是因为信号的高频分量主要出现在信号的上升沿和下降沿处，预加重技术就是用来增强信号上升沿和下降沿处的幅度。如图十二所示，这种技术有助于确保信号在传输过程中的完整性和准确性，特别是在高速数据传输中，能够显著提高通信系统的性能。

去加重(DE- EMPHASIS)技术

去加重技术的思路与预加重技术有些类似，但实现方法有所不同。一般去加重技术由RC滤波电路组成，如图十三所示。预加重是增加信号上升沿和下降沿处的幅度，而其他地方幅度保持不变；而去加重则是保持信号上升沿和下降沿处的幅度不变，其他地方信号减弱。

在信号传输应用中，去加重技术通过衰减信号的低频成分来应对信号通路中高频成分的衰减，从而降低信号的幅度，但这也可能导致后级电路模块在识别信号时遇到困难。

在实际应用中，人们更倾向于选择预加重的方法，如图十四所示。这是因为预加重技术通过增强信号上升沿和下降沿处的幅度，能够更好地补偿信号在传输过程中的高频衰减，从而提高信号的完整性和可靠性。同时，预加重技术也更容易实现和调整，因此在很多情况下成为首选方案。

REDRIVER架构

2-1 限幅重定时器（LIMITING REDRIVERS）

这款重定时器的主要特点是它具有相对高的电压增益（EQ），增益能达到10倍以上。比如，当一个小信号输入为100mV时，通过电压增益（EQ）后，输出信号能达到1000mV。此外，限幅重定时器在发送端（TX模块）中也包含了幅值（SWING）和预加重控制（PRE-EMPHASIS）技术，如图十五所示。这些技术有助于改善信号的传输质量，特别是在高速数据传输中。

2-2 线性重定时器（LINEAR REDRIVER）

与限幅重定时器（LIMITING REDRIVER）的主要差异在于，线性重定时器仅包含增益（EQ=EQUALIZATION）部分，而不具备幅值（SWING）和预加重控制（PRE-EMPHASIS）功能。

2-3 非线性重定时器（NON-LINEAR REDRIVER）

其特点是输入输出增益很小，几乎为1:1。也就是说，一个100mV的小信号输入，输出仍然是大约100mV。

中继器设计和应用

以一般主板的应用来说，PCH（Platform Controller Hub，平台控制器中枢）或SOC（System on a Chip，系统级芯片）通常都会位于主板的中间位置，而USB接口（USB connector）则会分布在主板的周边，如图十六所示。由于USB线路（trace）的布线长度通常都会超过PCH或SOC的规范，因此PCH或SOC厂商无法确保信号的质量能够完全符合USB IF（USB Implementers Forum，USB实施者论坛）的规范。

在这种情况下，中继器（RETIMER/REDRIVER）就发挥了重要作用。当前研发过程中经常被问到的问题是：“中继器应该放置在信号线上的哪个位置？”

在设计前必须收集以下三个最重要的信息：

3-1. 需要评估PCH或SOC到DEVICE或CONNECTOR的所需长度大约是多少。

3-2. 接下来要知道PCB将采用哪款材质（不同PCB材质对于USB3.2 Gen2信号的损耗各不相同）。

3-3. 最后需要知道将要采用的中继器对于信号补偿的能力如何，如图十七所示。

现在我们以USB3.2 Gen2 REDRIVER的应用来做相关评估说明：

如果以PCH或SOC到DEVICE或CONNECTOR的线路（trace）需要19英寸，PCB材质以FR4为例，USB3.2 Gen2信号线路每1英寸大约信号损耗约0.7db。另外，PCH或SOC规范指出USB3.2 Gen2线路最长可支持到8.5db，即约12.1英寸。根据以上信息，PCH或SOC的最长线路可以拉到12.1英寸。如图16所示，中继器最大可补偿14.1db，约9.8英寸。因此，可以初步估计出中继器的最佳摆放位置。

注：线路的长度都不建议拉到极限，以避免中继器补偿不足的情况。

研发设计者的困惑

研发人员在采用中继器（RETIMER或REDRIVER）时，通常是因为遇到了因应用关系信号传递长度超出主芯片规格或多串接应用的问题。然而，他们往往会不经意地忽略PCB材质或外接电缆材质制程所造成的损耗。

一旦忽略了这些非常重要的点，对于RETIMER或REDRIVER的摆放位置与调整将会带来相当大的问题。此外，评估数据线损耗的标准算法并非使用布线长度（英寸或厘米）等，而是应该以分贝（db）值来评估，这样才能选择到合适的种类和调整出合适的参数，如表一所示。

从上述介绍来看，虽然RETIMER在高速信号传递上有相当的优势，但从成本结构来看，它的价格也比REDRIVER高出不少。另外，RETIMER可调动的参数值相对于REDRIVER也更多。因此，对于调整与测量也让相关研发人员面临不少挑战。REDRIVER在高速信号传递上虽然也有相当的助益，但由于技术架构问题，它连同信号携带的噪声也一并增强，这在USB4/PCIE5以上高速信号的传递中将受到限制。