（一）SDRAM 信号线 CLK -> 时钟信号，在该时钟的上升沿采集输入信号 CKE -> 时钟使能，禁止时钟时，SDRAM 会进入自刷新模式 CS# ->片选信号，低电平有效 RAS# -> 行地址选通信号，低电平时，表示行地址 CAS# -> 列地址选通信号，低电平时，表示列地址 WE# -> 写使能信号，低电平有效 A0~A12 -> 地址线（行/列） BS0,BS1 -> BANK 地