FPGA中断的介绍附上 上个MicroBlaze 代码的解析 我们 先附带上上一节 Micro Blaze 的 blockdesign 结构 和 代码 本次实验参考自 正点原子达芬奇开发板 Micro Blaze 开发 我们 可以看出 我们圈画了一个中断控制器IP 还有一个是我们构建的软核 micro blaze 和挂载的BRAM 用来当作原本内核的 DDR 存储 我之前用的是 带硬核的