本教程将以全加器为例，选择DE2-115开发板的Cyclone IV EP4CE115F29C7 FPGA，使用Quartus Lite v18.1，循序渐进的介绍如何创建Quartus工程，并使用Quartus Prime软件的University Program VWF工具创建波形文件，对全加器的功能进行仿真。 使用University Program VWF工具进行仿真，其实也是调用Mod

一、问题 在使用quartus设计基于D触发器的4分频器时，进行波形图仿真时出现以下错误： Error: Waveform2.vwf.vt(30): near ",": syntax error, unexpected ','# ** Error: D:/Quartus/modelsim_ase/win32aloem/vlog failed.# Executing ONERROR comm