### 5.2.4 Verilog 数组 VS C 语言数组 #### Verilog 数组 在 Verilog 语言中，数组通常被称作内存。以下是一个定义的例子： ```verilog (*ram_style = "distributed"*) reg [0:31] MyMem [0:7] ``` 这行代码定义了一个长度为32位，包含7个元素的数组。具体来说： - `r