文章目录 一、Questasim的Makefile编写1.1.Makefile编写实例1.2.辅助方法1.2.1.-help命令查询1.2.2.手册查询 二、VCS的Makefile编写2.1.Makefile编写实例一 ——插入随机种子seed2.2.Makefile编写实例二 ——灵活指定编译文件2.3.Makefile编写实例三 ——DVE软件查看波形和覆盖率2.4.Makefile

@[TOC](使用Questasim来用verilog使用function函数 1，verilog中使用函数function2，RTL代码3，测试代码4，输出波形 1，verilog中使用函数function 目的： （1）了解函数的定义和在模块设计中的使用； （2）了解函数的可综合性问题； （3）了解许多综合器不能综合复杂的算术运算； 下例是函数调用的一个简单示范

问题： QuestaSim仿真时，compile成功，但运行do脚本时生成波形命令报错。其中c_vc_apbmst_mon是在c_vc_apbmst_pkg文件中include并进行编译的： 解决方案： 把c_vc_apbmst_mon额外添加到project里（虽然pkg已经添加进来，且无compile error），单独compile c_vc_apbmst_mon这个文件，发现有报错，再针