文章目录 一、问题描述二、verilog源码三、仿真结果 一、问题描述 实现以下电路： 二、verilog源码 module top_module (input in1,input in2,output out);assign out = in1 & (~in2);endmodule 三、仿真结果 转载请注明出处！