首页
Python
Java
前端
数据库
Linux
Chatgpt专题
开发者工具箱
nstd专题
【Vivado常见问题】【DRC NSTD-1 DRC UCIO-1】无法生成bitstream(部分管脚位置或电平未指定)
假如工程就是有些信号暂时没法指定管脚呢,比如顶层设计端口包含串口,LED、按键,此时只想验证按键和串口,LED由于当前硬件限制没有对应的物理电路,没法确定管脚。这种情况可以使用一句脚本语言来暂时忽略该限制。 set_property SEVERITY {Warning} [get_drc_checks NSTD-1]set_property SEVERITY {Warning} [get_dr
阅读更多...