1、对于MCB自己产生的rst0输出信号，不是很可靠。 用这个rst0信号做全局reset，发现很多reset下必须为一个默认值的（全0的不算，不设置默认就是0）寄存器，统统不正常。开始还以为自己代码有问题，仔细仿真后发现功能没问题，reset下都能正常赋默认值，上板调试后发现和仿真结果不对。找了很久没找到原因，后来才顿悟到这个reset信号上。自己写了一个reset，马上正常。 正确的做法应

xilinx spartan 6 器件内置硬核MCB（memory controller block）赛灵思官方文件ug388对利用MCB控制DDR存储器做了详细的介绍（主要在MCB operation章节） FPGA配置完成以及PLL锁定后，MCB会自动完成初始化和校验。随后就可以进行常规的读写预充电刷新等一般操作。 MCB的指令和数据分别缓存在指令FIFO和数据FIFO内。 往DDR写入