DSP块基元利用模式检测电路来计算收敛舍入（要么为偶数，要么为奇数）。以下是收敛舍入推理的示例，它在块满时进行推理并且还推断出2输入and门（1 LUT）以实现LSB校正。 Rounding to Even (Verilog) Filename: convergentRoundingEven.v // Convergent rounding(Even) Example wh