基于BASYS3开发板Verilog的计时器实验 因为Basys3开发板只有4位数码管，而且中间的那个冒号无法显示。所以我们做4位的时间显示，min:sec或者hour:min。 然后我们如何去实现这个呢？首先需要利用系统时钟来计时，每秒或者每分钟变换一次，需要进位时进位，以及将数字显示出来。 1. 分频模块 因为时钟是动态的所以需要动态刷新，而人眼在每秒26帧以上时，会因为视觉暂留效应认为

基于Verilog语言和BASYS3开发板的移位寄存器实验    闲来无事就想把之前做的实验整理一下，既是自己写博客的尝试，同时希望对后来的学弟学妹以及所有看到这个博客的人有所帮助。    首先是原理部分，想必做实验的时候各位已经知道寄存器的原理。简而言之就是触发器在收到时钟的脉冲时根据输入改变输出。在下一个改变的数据到来之前输出不会改变，就相当于是存储了数据。 代码部分 用的是参考书上的代码，

写在前面：         小编为完成课程作业，查阅无数csdn文章，向同学请教无数次，踩过无数坑之后终于获得成功。立志撰写一篇造福后人的blog，希望帮助到和我有相同困境的有缘人~（和会忘记过程的自己）本文用的是640×480像素/25MHz的显示，但其他分辨率也可以参考~ Step 1：创建合适的coe文件         获得一个320×320的bmp文件 将普通的jpg图片转换