10G MAC层设计系列-(3)CRC Process 模块

2024-05-05 07:36

本文主要是介绍10G MAC层设计系列-(3)CRC Process 模块,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

一、前言

前面已经讲述了在Xilinx 10G PCS/PMA IP核的基础上设计的PHY层,已经xgmii接口的MAC_RX模块,本节主要描述MAC_RX之后的CRC_Process模块。

CRC_Prcess的主要作用就是利用RAM地址“返回初始状态”的方式将crc错误的帧丢掉,并将正确的传递到上级。

二、模块设计

首先,将数据帧、最后一次传输的KEEP信号存入RAM

BRAM_DATA_64X512 u_BRAM_DATA_64X512 (.clka     (i_clk                  ),    // input wire clka.wea      (rs_axis_valid          ),      // input wire [0 : 0] wea.addra    (r_bram_wdata_addr      ),  // input wire [8 : 0] addra.dina     (rs_axis_data           ),    // input wire [63 : 0] dina.clkb     (i_clk                  ),    // input wire clkb.enb      (r_bram_data_rden       ),      // input wire enb.addrb    (r_bram_rdata_addr      ),  // input wire [8 : 0] addrb.doutb    (w_bram_data_out        )  // output wire [63 : 0] doutb
);//将每一帧的最后一次传输的KEEP信号存入到RAM
BRAM_KEEP_8X128 your_instance_name (.clka     (i_clk                  ),    // input wire clka.wea      (rs_axis_last           ),      // input wire [0 : 0] wea.addra    (r_bram_wkeep_addr      ),  // input wire [6 : 0] addra.dina     (rs_axis_keep           ),    // input wire [7 : 0] dina.clkb     (i_clk                  ),    // input wire clkb.enb      (r_bram_keep_rden       ),      // input wire enb.addrb    (r_bram_rkeep_addr      ),  // input wire [6 : 0] addrb.doutb    (w_bram_rkeep           )  // output wire [7 : 0] doutb
);

在此过程中存在一个初始化的地址信号,只有检测到CRC校验正确之后才会更新初始的地址信号。

//写数据初始化地址,当CRC校验正确的时候才会改变
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_init_wdata_addr <= 'd0;else if(w_crc_correct)r_init_wdata_addr <= r_bram_wdata_addr + 1;elser_init_wdata_addr <= r_init_wdata_addr;
end
//写数据地址
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_wdata_addr <= 'd0;elseif(s_axis_valid && !rs_axis_valid)r_bram_wdata_addr <= r_init_wdata_addr;else if(rs_axis_valid && !rs_axis_last)r_bram_wdata_addr <= r_bram_wdata_addr + 1;elser_bram_wdata_addr <= r_bram_wdata_addr;
end
//写KEEP信号的初始化地址,当CRC校验正确的时候才会改变
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_init_wkeep_addr <= 'd0;elseif(w_crc_correct)r_init_wkeep_addr <= r_bram_wkeep_addr + 1;elser_init_wkeep_addr <= r_init_wkeep_addr;        
end
//写KEEP信号地址
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_wkeep_addr <= 'd0;elseif(s_axis_last)r_bram_wkeep_addr <= r_init_wkeep_addr;elser_bram_wkeep_addr <= r_bram_wkeep_addr;
end

最后的帧长等信息只有在CRC校验正确之后存入FIFO,用FIFO的empty信号判断RAM中是否有正确的数据。

FIFO_USER_INFO_80X128 u_FIFO_USER_INFO_80X128 (.clk      (i_clk                  ),      // input wire clk.srst     (i_rst                  ),    // input wire srst.din      (r_user_info            ),      // input wire [79 : 0] din.wr_en    (w_crc_correct          ),  // input wire wr_en.rd_en    (r_fifo_user_info_rden  ),  // input wire rd_en.dout     (w_fifo_user_out        ),    // output wire [79 : 0] dout.full     (w_fifo_user_info_full  ),    // output wire full.empty    (w_fifo_user_info_empty )  // output wire empty
);

在读数据的过程中,便是根据FIFO是否为空判断是否有有效数据,之后读出FIFO帧长等信息,根据帧长去读取RAM中的数据。

//读取USER_INFO FIFO中的信息
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_fifo_user_info_rden <= 'd0;elseif(!w_fifo_user_info_empty && !r_fifo_rden_lock)r_fifo_user_info_rden <= 1'b1;elser_fifo_user_info_rden <= 1'b0;
end
//锁存信号
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_fifo_rden_lock <= 'd0;else if(!w_fifo_user_info_empty)r_fifo_rden_lock <= 1'b1;else if(rm_axis_last)r_fifo_rden_lock <= 1'b0;elser_fifo_rden_lock <= r_fifo_rden_lock; 
end
//读USER INFO
always@(posedge i_clk,posedge i_rst)beginif(i_rst)rm_axis_user <= 'd0;elserm_axis_user <= w_fifo_user_out;
end//读数据的使能慢读USER INFO的使能一拍
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_data_rden <= 'd0;elseif(r_fifo_user_info_rden)r_bram_data_rden <= 1'b1;else if(r_data_cnt == w_fifo_user_out[79:64])r_bram_data_rden <= 'd0;elser_bram_data_rden <= r_bram_data_rden;
end
//读数据地址
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_rdata_addr <= 'd0;elseif(r_fifo_user_info_rden)r_bram_rdata_addr <= r_init_rdata_addr;else if((r_data_cnt < w_fifo_user_out[79:64]) && r_data_cnt)r_bram_rdata_addr <= r_bram_rdata_addr + 1;elser_bram_rdata_addr <= r_bram_rdata_addr ;
endalways@(posedge i_clk,posedge i_rst)beginif(i_rst)r_init_rdata_addr <= 'd0;else    if((r_data_cnt == w_fifo_user_out[79:64]) && r_bram_data_rden)r_init_rdata_addr <= r_bram_rdata_addr + 1;elser_init_rdata_addr <= r_init_rdata_addr;
endalways@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_data_rden_ff1 <= 'd0; elser_bram_data_rden_ff1 <= r_bram_data_rden;
end
//读keep使能
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_keep_rden <= 1'b0;elseif(r_data_cnt == w_fifo_user_out[79:64] -1)r_bram_keep_rden <= 1'b1;else r_bram_keep_rden <= 1'b0;
endalways@(posedge i_clk,posedge i_rst)beginif(i_rst)r_bram_rkeep_addr <= 'd0;else    if(r_data_cnt == w_fifo_user_out[79:64] -1)r_bram_rkeep_addr <= r_init_rkeep_addr;else r_bram_rkeep_addr <= r_bram_rkeep_addr;        
endalways@(posedge i_clk,posedge i_rst)beginif(i_rst)r_init_rkeep_addr <= 'd0;else    if((r_data_cnt == w_fifo_user_out[79:64]) && r_data_cnt)r_init_rkeep_addr <= r_bram_rkeep_addr + 1;else r_init_rkeep_addr <= r_init_rkeep_addr;        
end//寻找上升沿
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_data_rden_pos <= 'd0; elseif(r_bram_data_rden && !r_bram_data_rden_ff1)r_data_rden_pos <= 1'b1;elser_data_rden_pos <= 1'b0;
end
//寻找下降沿
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_data_rden_nge <= 'd0; elseif(!r_bram_data_rden && r_bram_data_rden_ff1)r_data_rden_nge <= 1'b1;elser_data_rden_nge <= 1'b0;
end
//读数据计数
always@(posedge i_clk,posedge i_rst)beginif(i_rst)r_data_cnt <= 'd0;elseif(r_fifo_user_info_rden || r_bram_data_rden)r_data_cnt <= r_data_cnt + 1;elser_data_cnt <= 'd0;
end
//数据转换成AXIS接口输出
always@(posedge i_clk,posedge i_rst)beginif(i_rst)rm_axis_data <= 'd0;elserm_axis_data <= w_bram_data_out;
end
//Valid信号
always@(posedge i_clk,posedge i_rst)beginif(i_rst)rm_axis_valid <= 1'b0;elseif(rm_axis_last)rm_axis_valid <= 1'b0;else if(r_data_rden_pos)rm_axis_valid <= 1'b1;elserm_axis_valid <= rm_axis_valid;
end
//Last信号
always@(posedge i_clk,posedge i_rst)beginif(i_rst)rm_axis_last <= 'd0;elseif(!r_bram_data_rden && r_bram_data_rden_ff1)rm_axis_last <= 1'b1;elserm_axis_last <= 1'b0;
end
//KEEP信号
always@(posedge i_clk,posedge i_rst)beginif(i_rst)rm_axis_keep <= 'd0;elseif(w_fifo_user_out[79:64] == 1 && r_data_rden_pos)rm_axis_keep <= w_bram_rkeep;else if(w_fifo_user_out[79:64] > 1 && r_data_rden_pos)rm_axis_keep <= 8'hff;else if(!r_bram_data_rden && r_bram_data_rden_ff1)rm_axis_keep <= w_bram_rkeep;elserm_axis_keep <= rm_axis_keep;
end

三、总结

CRC Process模块比较简单,就是实现丢掉CRC错误帧的功能

这篇关于10G MAC层设计系列-(3)CRC Process 模块的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/961139

相关文章

Spring Security 从入门到进阶系列教程

Spring Security 入门系列 《保护 Web 应用的安全》 《Spring-Security-入门(一):登录与退出》 《Spring-Security-入门(二):基于数据库验证》 《Spring-Security-入门(三):密码加密》 《Spring-Security-入门(四):自定义-Filter》 《Spring-Security-入门(五):在 Sprin

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

python: 多模块(.py)中全局变量的导入

文章目录 global关键字可变类型和不可变类型数据的内存地址单模块(单个py文件)的全局变量示例总结 多模块(多个py文件)的全局变量from x import x导入全局变量示例 import x导入全局变量示例 总结 global关键字 global 的作用范围是模块(.py)级别: 当你在一个模块(文件)中使用 global 声明变量时,这个变量只在该模块的全局命名空

深入探索协同过滤:从原理到推荐模块案例

文章目录 前言一、协同过滤1. 基于用户的协同过滤(UserCF)2. 基于物品的协同过滤(ItemCF)3. 相似度计算方法 二、相似度计算方法1. 欧氏距离2. 皮尔逊相关系数3. 杰卡德相似系数4. 余弦相似度 三、推荐模块案例1.基于文章的协同过滤推荐功能2.基于用户的协同过滤推荐功能 前言     在信息过载的时代,推荐系统成为连接用户与内容的桥梁。本文聚焦于

科研绘图系列:R语言扩展物种堆积图(Extended Stacked Barplot)

介绍 R语言的扩展物种堆积图是一种数据可视化工具,它不仅展示了物种的堆积结果,还整合了不同样本分组之间的差异性分析结果。这种图形表示方法能够直观地比较不同物种在各个分组中的显著性差异,为研究者提供了一种有效的数据解读方式。 加载R包 knitr::opts_chunk$set(warning = F, message = F)library(tidyverse)library(phyl

【生成模型系列(初级)】嵌入(Embedding)方程——自然语言处理的数学灵魂【通俗理解】

【通俗理解】嵌入(Embedding)方程——自然语言处理的数学灵魂 关键词提炼 #嵌入方程 #自然语言处理 #词向量 #机器学习 #神经网络 #向量空间模型 #Siri #Google翻译 #AlexNet 第一节:嵌入方程的类比与核心概念【尽可能通俗】 嵌入方程可以被看作是自然语言处理中的“翻译机”,它将文本中的单词或短语转换成计算机能够理解的数学形式,即向量。 正如翻译机将一种语言

怎么让1台电脑共享给7人同时流畅设计

在当今的创意设计与数字内容生产领域,图形工作站以其强大的计算能力、专业的图形处理能力和稳定的系统性能,成为了众多设计师、动画师、视频编辑师等创意工作者的必备工具。 设计团队面临资源有限,比如只有一台高性能电脑时,如何高效地让七人同时流畅地进行设计工作,便成为了一个亟待解决的问题。 一、硬件升级与配置 1.高性能处理器(CPU):选择多核、高线程的处理器,例如Intel的至强系列或AMD的Ry

基于51单片机的自动转向修复系统的设计与实现

文章目录 前言资料获取设计介绍功能介绍设计清单具体实现截图参考文献设计获取 前言 💗博主介绍:✌全网粉丝10W+,CSDN特邀作者、博客专家、CSDN新星计划导师,一名热衷于单片机技术探索与分享的博主、专注于 精通51/STM32/MSP430/AVR等单片机设计 主要对象是咱们电子相关专业的大学生,希望您们都共创辉煌!✌💗 👇🏻 精彩专栏 推荐订阅👇🏻 单片机

flume系列之:查看flume系统日志、查看统计flume日志类型、查看flume日志

遍历指定目录下多个文件查找指定内容 服务器系统日志会记录flume相关日志 cat /var/log/messages |grep -i oom 查找系统日志中关于flume的指定日志 import osdef search_string_in_files(directory, search_string):count = 0

mac安装brew 与 HomeBrew

/bin/zsh -c "$(curl -fsSL https://gitee.com/cunkai/HomebrewCN/raw/master/Homebrew.sh)" curl -fsSL https://raw.githubusercontent.com/Homebrew/install/master/install.sh >> brew_install BREW_REPO="