存储竞赛，角逐未来

本文主要是介绍存储竞赛，角逐未来，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

随着人工智能（AI）和大数据驱动的海量数据需求，对存储技术的要求也在不断提高。在此背景下，各大存储芯片巨头之间的技术竞赛日益激烈。

在NAND闪存领域，企业关注的重点在于层数的突破。近日，《韩国经济日报》报道称，三星电子预计本月晚些时候将开始大规模生产第9代NAND闪存（V-NAND）。

三星已于2022年实现236层的第8代V-NAND闪存大规模生产。即将推出的第9代V-NAND闪存将继续采用双层NAND闪存堆栈结构，层数将达到290层。行业预测显示，三星未来的第10代V-NAND有望达到430层，并将在那时转向三层堆栈结构。

根据报告，继推出290层V9之后，三星打算在2025年下半年发布第10代430层V-NAND。与此同时，其他行业参与者也不甘落后。SK海力士正准备在明年初生产321层NAND，而YMTC计划在2024年下半年制造300层产品。

放眼未来，三星和铠侠均透露了开发1000层NAND闪存的计划。三星目标在2030年开发出1000层NAND闪存，而铠侠计划在2031年实现1000层以上3D NAND闪存芯片的大规模生产。

在DRAM方面，内存巨头们正聚焦于先进制程节点和3D DRAM技术。

2024年3月，美光在其财务报告中披露，目前大多数DRAM芯片处于1±和1≤的先进节点，下一代1≥ DRAM将引入EUV光刻机，已进入试产阶段。

三星的DRAM芯片技术处于1b纳米级别，近期报道显示，这家韩国公司计划今年内开始大规模生产采用EUV技术的1c纳米DRAM。并在行业大会Memcon 2024上，三星宣布其计划成为首家在2025年后步入3D DRAM内存时代的行业领军者。随着DRAM内存行业在本十年后期将线宽压缩至低于10纳米，现有的设计解决方案在如此精细的尺度上难以进一步扩展，因此业界正在探索包括3D DRAM在内的多种创新内存设计。

SK海力士也在开发3D DRAM。去年，BusinessKorea报道，SK海力士提出采用IGZO作为新一代3D DRAM的通道材料。行业消息源称，IGZO是一种由铟、镓、氧化锌组成的金属氧化物材料，其最大优势在于待机功耗低，适合需要长寿命的DRAM晶体管。通过调整In、Ga、ZnO的组成比例，可以轻易实现这一特性。

随着人工智能、大数据分析、云计算及高端图形处理等领域对高速、高带宽存储需求的激增，下一代高带宽内存（High Bandwidth Memory, HBM）——HBM4已成为全球存储芯片巨头三星、SK海力士和美光竞相追逐的技术高地。

随着AI、机器学习以及高性能计算应用的迅速发展，尤其是生成式AI技术对更高性能计算能力的需求，市场对HBM的需求正以迅猛的速度增长，预计年复合增长率高达82%至35%，并且到2025年市场规模可能翻一番。

随着存储密度的不断提升，工艺微缩面临物理极限的挑战，如量子隧穿效应、漏电流增大等，需要不断创新和优化工艺技术以应对。高密度、高速度的HBM4对电源管理和散热提出了更高要求。从HBM2e逐渐过渡到HBM3e，再到HBM4，各厂商不断推进技术革新，提升内存带宽和容量，满足日益严苛的数据传输需求。韩国已将HBM技术上升为国家战略层面，反映了全球范围内对尖端存储技术重视度的提高。

韩国媒体The Elec和ETNews于4月7日报道，三星电子先进封装团队高管金大宇在韩国微电子封装学会年会上宣布，公司近期已验证了一种16层混合键合HBM（高带宽内存）技术。金大宇表示，三星电子已成功使用混合键合技术生产出16层堆叠的HBM3内存样品，该样品运行正常，未来将把16层堆叠的混合键合技术应用于HBM4内存的大规模生产。

相较于当前的键合工艺，混合键合无需在DRAM内存层之间添加凸点，而是直接利用铜将上下层连接，大大提升了信号传输速率，更适合AI计算所需的高带宽需求。此外，混合键合还能缩小DRAM层间的距离，降低HBM模块的整体高度。然而，该技术面临成熟度不足和应用成本高等挑战。

三星电子在HBM4内存键合技术上采取双轨策略，同时开发混合键合技术和传统的TC-NCF（热压缩氮化硅填充）工艺。

HBM4模块的高度限制将提升至775微米，有利于继续使用TC-NCF工艺。三星正在努力缩小TC-NCF工艺中的晶圆间隙，目标在HBM4中将其高度降至7.0微米以内。

尽管外界对TC-NCF技术持怀疑态度，但金大宇辩护称，与竞争对手SK海力士的MR-RUF相比，三星电子的解决方案更适合用于12层甚至16层的高堆叠模块。

各大厂商HBM研究进度：

- 三星：作为HBM市场的领军企业之一，三星已经实现了HBM订单的大幅增长，并且正在持续扩大其生产能力和封装技术，预期将在未来继续保持领先地位，包括下一代HBM产品的开发与生产。
- SK海力士：已宣布其HBM3e产品进入大规模量产阶段，并制定了明确的时间表，即在2026年开始大规模生产HBM4。同时，该公司积极布局国际市场，计划在美国设立先进封装厂，以应对客户需求的增长。
- 美光：尽管美光并未透露具体关于HBM与逻辑芯片整合的战略，但美光仍在HBM领域保持活跃，提供HBM解决方案给主要GPU和其他加速器芯片制造商，通过HBM-GPU等方式支持市场发展。美光科技开始批量生产HBM3E产品，已经开始发货。对于HBM产品，2024年的库存已经售罄，而且2025年的大部分供应量已被提前预定。

主流NAND原厂技术路线图全景展示

根据TechInsights解析三星、铠侠/西部数据、美光、SK海力士/Solidigm、长江存储以及旺宏等主要厂商在3D NAND技术上的规划与发展，供大家参考！

三星：

V7世代：三星已将单层结构改为双层结构，并将2D外围阵列设计转变为Cell-on-Periphery（COP）集成。目前，三星已向市场推出第二代COP结构的V8 236层1Tb TLC产品。
预测：去年曾推测三星可能在300层以下再推出一个节点，如280或290层产品。
V6P版本：三星为990 EVO新增了133层V6 Prime（V6P）版本，作为128层V6的补充。133层为单层结构，无COP设计，总门数为133，有效字线数由128增至133，512Gb裸片上两个面各有两个子平面，速度提升至1600MT/s。未来V10将采用类似铠侠218L CBA和YMTC Xtacking产品的混合键合技术。

铠侠/西部数据：

BiCS结构：铠侠和西部数据继续沿用BiCS结构，市场上大部分产品仍为第5代112层。去年成功采购到第6代162层BiCS，但该产品可能存在风险，生命周期可能较短。
发展规划：铠侠已宣布跳过第7代BiCS，第8代将直接采用218层，后续开发中的产品将达到284层。这两代产品均采用双晶圆混合键合技术，若3xx层（如300层）开发进展顺利，可能再次跳过284层。

美光：

结构转换：美光在128层时将FG CuA结构改为CTF CuA集成，随后领先竞争对手推出了176层和232层产品。
未来规划：美光正在开发类似三星280层的Gen7（2yy层，小于300层）。美光有可能直接跨入400层产品，而不经过300层，美光的计划可能发生变化。

SK海力士/Solidigm：

Solidigm 144L QLC NAND由三层结构（每层48层）组成，已发布并分析了192L QLC设备，下一步将是230层QLC产品。
SK海力士继续采用4D PUC结构，V7 176层产品将在2024年持续供应，而238层V8 4D PUC产品将很快广泛应用于市场。去年已宣布321层V9 4D PUC样品，下一个节点可能为3yy层（如370层或380层），位于400层以下。

长江存储：

Xtacking结构：长江存储采用双晶圆混合键合的Xtacking结构，跳过了176层，直接进入232层。在开发232层之前，长江存储内部曾有过192层和198层样品，但最终选择了直接过渡到232层。
下一代G5产品将拥有超过300层，并采用Xtacking 4技术。由于受到美国芯片禁令影响，长江存储可能将更多精力转向已发布的128L和232L QLC设备，并为未来3D NAND开发多Xtacking技术。同时，长江存储正对包括美光在内的NAND竞争对手提起专利诉讼。

旺宏：