本文主要是介绍NANDFLASH硬件驱动交互，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
MTD原始设备与NANDFLASH硬件驱动交互
好久没写博客了,今天再次分析NANDFLASH驱动程序,每一次读源码总有一点的收获
1、首先从入口函数开始
probe函数将是我们遇到的第一个与具体硬件打交道，同时也相对复杂的函数对于很多外设的driver来说，只要能成功实现probe函数，那基本上完成这个外设的driver也就成功了一多半，基于MTD的NAND driver就是一个典型的例子。稍后就可以看到，在NAND driver的probe函数中，就已经涉及到了对NAND芯片的读写。
在基于MTD的NAND driver的probe函数中，主要可以分为两部分内容，其一是与很多外设driver类似的一些工作，如申请地址，中断，DMA等资源，kzalloc及初始化一些结构体，分配DMA用的内存等等；其二就是与MTD相关的一
static int s3c24xx_nand_probe(struct platform_device *pdev)
{
/***获取平台数据信息return dev->dev.platform_data;**********/
struct s3c2410_platform_nand *plat = to_nand_plat(pdev);
enum s3c_cpu_type cpu_type;
struct s3c2410_nand_info *info;//NANDFLASH控制器信息,在分析驱动源码的时候我发现了一个问题,好像每一个驱动程序都有一个这样类似的结构体,里面封装着各种与该驱动相关的信息**/
struct s3c2410_nand_mtd *nmtd;
struct s3c2410_nand_set *sets;
struct resource *res;
int err = 0;
int size;
int nr_sets;
int setno;
/*****获取芯片CPU类型唯一标识符**/
cpu_type = platform_get_device_id(pdev)->driver_data;
pr_debug("s3c2410_nand_probe(%p)\n", pdev);
info = kzalloc(sizeof(*info), GFP_KERNEL);
if (info == NULL) {
dev_err(&pdev->dev, "no memory for flash info\n");
err = -ENOMEM;
goto exit_error;
}
/******把驱动相关的数据信息设置到内核里面*********/
platform_set_drvdata(pdev, info);
/**初始化硬件控制器控制结构**/
spin_lock_init(&info->controller.lock);/**初始化自旋锁**/
init_waitqueue_head(&info->controller.wq);//初始化等待队列
/* get the clock source and enable it */
info->clk = clk_get(&pdev->dev, "nand");/***获取时钟**/
if (IS_ERR(info->clk)) {
dev_err(&pdev->dev, "failed to get clock\n");
err = -ENOENT;
goto exit_error;
}
clk_enable(info->clk);//使能时钟
/* allocate and map the resource */
/****获取平台设备所需要的资源***在arch/arm/plat-samsung/dev-nand.c***********/
/* currently we assume we have the one resource */
res = pdev->resource;
size = resource_size(res);//计算资源的大小
/**为平台设备资源分配空间**/
info->area = request_mem_region(res->start, size, pdev->name);
if (info->area == NULL) {
dev_err(&pdev->dev, "cannot reserve register region\n");
err = -ENOENT;
goto exit_error;
}
/**填充s3c2410_nand_info结构***/
info->device = &pdev->dev;
info->platform = plat; /*保存 s3c2410_platform_nand结构信息*/
info->regs = ioremap(res->start, size);/**映射IO**/
info->cpu_type = cpu_type;
if (info->regs == NULL) {
dev_err(&pdev->dev, "cannot reserve register region\n");
err = -EIO;
goto exit_error;
}
dev_dbg(&pdev->dev, "mapped registers at %p\n", info->regs);
/* initialise the hardware*/
err = s3c2410_nand_inithw(info);//硬件初始化主要是配置NFCONF寄存器
if (err != 0)
goto exit_error;
sets = (plat != NULL) ? plat->sets : NULL;
nr_sets = (plat != NULL) ? plat->nr_sets : 1;
info->mtd_count = nr_sets;
/* allocate our information */
/****分配MTD设备结构*****/
size = nr_sets * sizeof(*info->mtds);
info->mtds = kzalloc(size, GFP_KERNEL);
if (info->mtds == NULL) {
dev_err(&pdev->dev, "failed to allocate mtd storage\n");
err = -ENOMEM;
goto exit_error;
}
/* initialise all possible chips */
nmtd = info->mtds;
for (setno = 0; setno < nr_sets; setno++, nmtd++) {
pr_debug("initialising set %d (%p, info %p)\n", setno, nmtd, info);
/***填充nand_chip结构**/
s3c2410_nand_init_chip(info, nmtd, sets);
/**扫描nand芯片读取芯片ID等**/
nmtd->scan_res = nand_scan_ident(&nmtd->mtd,
(sets) ? sets->nr_chips : 1,
NULL);
if (nmtd->scan_res == 0) {
s3c2410_nand_update_chip(info, nmtd);
nand_scan_tail(&nmtd->mtd);
s3c2410_nand_add_partition(info, nmtd, sets);
}
if (sets != NULL)
sets++;
}
err = s3c2410_nand_cpufreq_register(info);
if (err < 0) {
dev_err(&pdev->dev, "failed to init cpufreq support\n");
goto exit_error;
}
if (allow_clk_stop(info)) {
dev_info(&pdev->dev, "clock idle support enabled\n");
clk_disable(info->clk);
}
pr_debug("initialised ok\n");
return 0;
exit_error:
s3c24xx_nand_remove(pdev);
if (err == 0)
err = -EINVAL;
return err;
}
static void s3c2410_nand_init_chip(struct s3c2410_nand_info *info,
struct s3c2410_nand_mtd *nmtd,
struct s3c2410_nand_set *set)
{
struct nand_chip *chip = &nmtd->chip;
void __iomem *regs = info->regs;
chip->write_buf = s3c2410_nand_write_buf;
chip->read_buf = s3c2410_nand_read_buf;
chip->select_chip = s3c2410_nand_select_chip;
chip->chip_delay = 50;
chip->priv = nmtd;
chip->options = set->options;
chip->controller = &info->controller;
switch (info->cpu_type) {
case TYPE_S3C2410:
chip->IO_ADDR_W = regs + S3C2410_NFDATA;
info->sel_reg = regs + S3C2410_NFCONF;
info->sel_bit = S3C2410_NFCONF_nFCE;
chip->cmd_ctrl = s3c2410_nand_hwcontrol;
chip->dev_ready = s3c2410_nand_devready;
break;
case TYPE_S3C2440:
chip->IO_ADDR_W = regs + S3C2440_NFDATA;
info->sel_reg = regs + S3C2440_NFCONT;
info->sel_bit = S3C2440_NFCONT_nFCE;
chip->cmd_ctrl = s3c2440_nand_hwcontrol;
chip->dev_ready = s3c2440_nand_devready;
chip->read_buf = s3c2440_nand_read_buf;
chip->write_buf = s3c2440_nand_write_buf;
break;
case TYPE_S3C2412:
chip->IO_ADDR_W = regs + S3C2440_NFDATA;
info->sel_reg = regs + S3C2440_NFCONT;
info->sel_bit = S3C2412_NFCONT_nFCE0;
chip->cmd_ctrl = s3c2440_nand_hwcontrol;
chip->dev_ready = s3c2412_nand_devready;
if (readl(regs + S3C2410_NFCONF) & S3C2412_NFCONF_NANDBOOT)
dev_info(info->device, "System booted from NAND\n");
break;
}
chip->IO_ADDR_R = chip->IO_ADDR_W;
nmtd->info = info;
nmtd->mtd.priv = chip;
nmtd->mtd.owner = THIS_MODULE;
nmtd->set = set;
if (hardware_ecc) {
chip->ecc.calculate = s3c2410_nand_calculate_ecc;
chip->ecc.correct = s3c2410_nand_correct_data;
chip->ecc.mode = NAND_ECC_HW;
switch (info->cpu_type) {
case TYPE_S3C2410:
chip->ecc.hwctl = s3c2410_nand_enable_hwecc;
chip->ecc.calculate = s3c2410_nand_calculate_ecc;
break;
case TYPE_S3C2412:
chip->ecc.hwctl = s3c2412_nand_enable_hwecc;
chip->ecc.calculate = s3c2412_nand_calculate_ecc;
break;
case TYPE_S3C2440:
chip->ecc.hwctl = s3c2440_nand_enable_hwecc;
chip->ecc.calculate = s3c2440_nand_calculate_ecc;
break;
}
} else {
chip->ecc.mode = NAND_ECC_SOFT;
}
if (set->ecc_layout != NULL)
chip->ecc.layout = set->ecc_layout;
if (set->disable_ecc)
chip->ecc.mode = NAND_ECC_NONE;
switch (chip->ecc.mode) {
case NAND_ECC_NONE:
dev_info(info->device, "NAND ECC disabled\n");
break;
case NAND_ECC_SOFT:
dev_info(info->device, "NAND soft ECC\n");
break;
case NAND_ECC_HW:
dev_info(info->device, "NAND hardware ECC\n");
break;
default:
dev_info(info->device, "NAND ECC UNKNOWN\n");
break;
}
/* If you use u-boot BBT creation code, specifying this flag will
* let the kernel fish out the BBT from the NAND, and also skip the
* full NAND scan that can take 1/2s or so. Little things... */
if (set->flash_bbt)
chip->options |= NAND_USE_FLASH_BBT | NAND_SKIP_BBTSCAN;
}
基于MTD的NANDFLASH设备驱动底层实现原理分析(一)
经过UBOOT初步的移植,Linux内核初步的移植,Linux内核总线设备模型的分析,等一系列
痛苦的折腾,目的就是想更好的来分析下NANDFLASH的驱动。。大概一共历经了半个月
的时间,慢慢的对NANDFLASH驱动程序有感觉了。。。
一、MTD体系结构：Linux内核提供MTD子系统来建立FLASH针对Linux的统一、抽象接口。MTD将文件系统与底层的FLASH存储器进行隔离。
引入MTD后Linux系统中对FLASH的设备驱动分为4层
设备节点：用户在/dev目录下使用mknod命令建立MTD字符设备节点(主设备号为90)，或者MTD块设备节点(主设备号为31)，使用该设备节点即可访问MTD设备。
MTD设备层：基于MTD原始设备层，系统将MTD设备可以定义为MTD字符(在/mtd/mtdchar.c中实现,设备号90)和MTD块设备(在/mtd/mtdblock.c中实现,设备号31)。
MTD原始设备层：MTD原始设备层由两部分构成，一部分是MTD原始设备的通用代码，另一部分是各个特定Flash的数据，如分区。
主要构成的文件有：
drivers/mtd/mtdcore.c支持mtd字符设备
driver/mtd/mtdpart.c支持mtd块设备
Flash硬件驱动层：Flash硬件驱动层负责对Flash硬件的读、写和擦除操作。MTD设备的Nor Flash芯片驱动位于drivers/mtd/chips/子目录下，Nand Flash芯片的驱动则位于drivers/mtd/nand/子目录下。
二、Linux内核中基于MTD的NANDFLASH驱动代码布局：
在Linux2.6.35内核中，MTD源代码放在driver/mtd目录中，该目录中包含chips、devices、maps、nand、onenand、lpdrr、tests和ubi八个子目录。
其中只有nand和onenand目录中的代码才与NAND驱动相关，不过nand目录中的代码比较通用，而onenand目录中的代码相对于nand中的代码而言则简化了很多，它是针对三星公司开发的另一类Flash芯片，即OneNAND Flash。
本文我们需要关注的代码是linux-2.6.35/drivers/mtd/nand目录中,在该目录中我们关心的文件如下：
1、 nand_base.c：
定义了NAND驱动中对NAND芯片最基本的操作函数和操作流程，如擦除、读写page、读写oob等。当然这些函数都只是进行一些default的操作，若你的系统在对NAND操作时有一些特殊的动作，则需要在你自己的驱动代码中进行定义，然后Replace这些default的函数。
2、 nand_bbt.c：
定义了NAND驱动中与坏块管理有关的函数和结构体。
3、 nand_ids.c：
定义了两个全局类型的结构体：struct nand_flash_dev nand_flash_ids[ ]和struct nand_manufacturers nand_manuf_ids[ ]。其中前者定义了一些NAND芯片的类型，后者定义了NAND芯片的几个厂商。NAND芯片的ID至少包含两项内容：厂商ID和厂商为自己的NAND芯片定义的芯片ID。当NAND驱动被加载的时候，它会去读取具体NAND芯片的ID，然后根据读取的内容到上述定义的nand_manuf_ids[ ]和nand_flash_ids[ ]两个结构体中去查找，以此判断该NAND芯片是那个厂商的产品，以及该NAND芯片的类型。若查找不到，则NAND驱动就会加载失败，因此在开发NAND驱动前必须事先将你的NAND芯片添加到这两个结构体中去(其实这两个结构体中已经定义了市场上绝大多数的NAND芯片，所以除非你的NAND芯片实在比较特殊，否则一般不需要额外添加)。值得一提的是，nand_flash_ids[ ]中有三项属性比较重要，即pagesize、chipsize和erasesize，驱动就是依据这三项属性来决定对NAND芯片进行擦除，读写等操作时的大小的。其中pagesize即NAND芯片的页大小，一般为256、512或2048；chipsize即NAND芯片的容量；erasesize即每次擦除操作的大小，通常就是NAND芯片的block大小。
4、 nand_ecc.c：
定义了NAND驱动中与softeware ECC有关的函数和结构体，若你的系统支持hardware ECC，且不需要software ECC，则该文件也不需理会。
上面这些内容我是Copy别人的我觉得写得太好了,因为一开始我真的很迷茫,在nand目录下有那么多的文件,到底哪个是值得我读的.我真的不值得,读了这个大神的博客后对NANDDLASH的驱动我不再是那么的迷茫。
三、NANDFLASH的硬件特性
要想读懂后面Linux系统中对NANDFLASH硬件驱动代码,了解NANDFLASH的硬件特性这是再好不过的。
1、NANDFLASH的内部布局
2、Nand Flash的物理存储单元的阵列组织结构(以开发板上的K9F2G08为例)
K9F2G08的大小是256M
a)block:"Block是Nand Flash的擦除操作的基本/最小单位",一片NANDFLASH(chip)由很多块
(block)组成,块的大小一般是 128KB， 256KB，512KB，此处是 128KB。。其他的小于 128KB 的，
比如 64KB称之为small block的Nand Flash。
b)page:"page是读写操作的最小单位",每一个block里面包又含了许多page(页),每个页的大小，
对于现在常见的Nand Flash多数是2KB，最新的Nand Flash的是4KB、8KB等，这类的页大小大于
2KB的NandFlash，被称作 big block的 Nand Flash，对应的发读写命令地址，一共 5个周期(cycle)，
而老的 Nand Flash，页大小是 256B，512B，，这类的 Nand Flash被称作 small block的nandflash
地址周期只有4个。
c)oob:每一个页，对应还有一块区域，叫做空闲区域（spare area）/冗余区域(redundant area)而
Linux 系统中，一般叫做 OOB（Out Of Band），这个区域，是最初基于Nand Flash的硬件特
性：数据在读写时候相对容易错误，所以为了保证数据的正确性，必须要有对应的检测和纠
错机制，此机制被叫做 EDC(Error Detection Code)/ECC（Error Code Correction, 或者 Error
Checking and Correcting），所以设计了多余的区域，用于放置数据的校验值。
Oob 的读写操作，一般是随着页的操作一起完成的，即读写页的时候，对应地就读写了 oob。
关于 oob具体用途，总结起来有：
1、标记是否是坏快
2、存储ECC数据
3、存储一些和文件系统相关的数据。如 jffs2 就会用到这些空间存储一些特定信息，
4、而yaffs2 文件系统，会在 oob中，存放很多和自己文件系统相关的信息。
3、K9F2G08的引脚定义
IO7~IO0:用于输入地址/数据/命令，输出数据。
CLE：命令锁存使能位,在发送命令之前要先将模式寄存器中设置CLE使能(高电平有效)。
ALE：地址锁存使能位,在发送地址之前,要先将模式寄存器中设置ALE使能(高电平有效)。
CE：(nFCE)芯片的片选信号,操作nandflash前应该拉低该位使之选中该芯片。
RE：(nFRE)读使能,低电平有效,读之前使CE有效。
WE：(nFWE)写使能,低电平有效,写之前必须使WE有效。
WP：写保护低电平有效
R/B：(R/nB)Ready/Busy Output,就绪/忙,主要用于在发送完编程/擦除命令后,检测这些操作是
否完成,忙,表示编程/擦除操作仍在进行中,就绪表示操作完成。(其中就绪：高电平,忙：低电平)。
基于MTD的NANDFLASH设备驱动底层实现原理分析(二)
四、常见的NANDFLASH的操作
1、要实现对 Nand Flash 的操作，比如读取一页的数据，写入一页的数据等，都要发送对应的命令，而且要符合硬件的规定，如图：
比如说要实现读一页的数据,就要发送Read命令,而且分两个周期发送,即分两次发送对应的命令,第一次是 0x00h,第二次是 0x30h，而两次命令中间，需要发送对应的你所要读取的页的地址，对应地，其他常见的一些操作，比如写一个页的数据(Page Program)，就是先发送 0x80h,然后发送要写入的地址，再发送0x10h。
2、读(Read)nandflash操作过程分析
1)红色竖线穿过的第一行，是 CLE。前面介绍命令所存使能(CLE)的那个引脚将CLE 置 1，就说明你将要通过 I/O 复用端口发送进入Nand Flash的，是命令，而不是地址或者其他类型的数据。只有这样将 CLE 置 1，使其有效，才能去通知了内部硬件逻辑，你接下来将收到的是命令，内部硬件逻辑才会直到收到的是命令，放到命令寄存器中，才能实现后面正确的操作，否则，不去将 CLE 置 1使其有效硬件会无所适从，不知道你传入的到底是数据还是命令了。
2)而第二行，是 CE，那一刻的值是 0。这个道理很简单，你既然要向Nand Flash发命令，那么先要选中它，所以，要保证 CE为低电平，使其有效，也就是片选有效。
3)第三行是 WE，意思是写使能。因为接下来是往 Nand Flash里面写命令，所以，要使得 WE有效所以设为低电平。
4)第四行，是 ALE 是低电平，而 ALE 是高电平有效，此时意思就是使其无效。而对应地，前面介绍的使 CLE 有效，因为将要数据的是命令(此时是发送图示所示的读命令第二周期的 0x30) ，而不是地址。如果在其他某些场合，比如接下来的要输入地址的时候，就要使其有效，而使 CLE 无效了。
5)第五行，RE，此时是高电平，无效。可以看到，知道后面低 6 阶段，才变成低电平，才有效，因为那时候要发生读取命令，去读取数据。
6)第六行，就是我们重点要介绍的，复用的输入输出 I/O 端口了，此刻，还没有输入数据，接下来，在不同的阶段，会输入或输出不同的数据/地址。
7)第七行，R/B,高电平，表示 R（Ready）/就绪，因为到了后面的第 5阶段，硬件内部，在第四阶段，接受了外界的读取命令后，把该页的数据一点点送到页寄存器中，这段时间，属于系统在忙着干活，属于忙的阶段所以，R/B才变成低，表示 Busy忙的状态的。其他的时序的就类似的理解。
3、计算我们要读取或者写入的行地址和例地址
以mini2440开发板上的K9F2G08为例，此Nand Flash，一共有 2048 个块,每个块内有 64 页,每个页是 2K+64 Bytes。
假设,我们要访问其中的第 1000个块中的第 25 页中的 1208字节处的地址，此时，我们就要先把具体的地址算出来：
物理地址
=块大小*块号＋页大小*页号＋页内地址
从上图可以看出,该FLASH的地址周期一共有5个,2个列地址(Column)周期,3个行地址(Row)周期
a)对应的列地址就是页内地址,该flash一个页的大小是2K即2048个字节,所以它的地址范围是0~2047,对应的上图的列地址A0-A10就是页内地址。你可能会发现多出了一个A11,从A0-A11，这样一共就有了12位,那它的地址范围就是0~2^12,即0~4096了,实际上，由于我们访问页内地址，可能会访问到 oob 的位置，即 2048-2111 这 64 个字节的范围内，所以，此处实际上只用到了 2048～2111，用于表示页内的 oob 区域，其大小是 64字节。
b)对应地，A12～A28,称作页号，页的号码，可以定位到具体是哪一个页,该FLASH一共是64页一共需要6位即A12~A17,而其中A18～A28表示对应的块号,即属于哪个块。
这里有一个很重要的地方就是我们要传入的地址的每一位，就是对应着上表中的 A0 到 A28 ,实际上上表中的 A11是比较特殊的,只有当我们访问页内地址处于 oob的位置，即属于 2048~2111 的时候，A11才会其效果，才会用 A0-A11用来表示对应的某个属于 2048~2111 的某个值，属于 oob 的某个位置,而我们此处的页内地址为 1208，还没有超过 2047 呢，所以 A11肯定是 0
然后我们再来算上面我们要访问的地址：第 1000个块中的第 25 页中的 1208字节处的地址
第 1000个块中的第 25 页中的 1208字节处的地址它对应着的页内地址为：
页内地址 =1208Bytes
=0x4B8
页 号 =块数*每块多少页 + 块内的页号
=1000*64 + 25
=0xFA19
也就是我们要访问0xFA19页内的0x4B8地址,再把这个地址转换成列和行地址
A0~A10是用来表示页内地址的所以把0x4B8拆分成两列
列地址1=0xB8,列地址2=0x04;
再把页号0xFA19拆分成3行
行地址1=0x19,行地址2=0xFA,行地址3=0x0;
对应的看看linux2.6.35/driver/mtd/nand/nand_base.c中地址的发送
上面的column即对应着页内地址,通常情况是0,如果不是0则通过传入进来的地址除于页地址就可得到相应的列地址了。而 page_addr 即页号，就是通过要访问的地址，除于页大小，即可得到。
对于其他操作还正在研究中。。。。。。虽然说上面这些东东大部分都是来自别人的东西,但是我相信现在它已经变成我自己的东西了。。我不记得那个大帅的博客了,因为我是直接把它的博客给保存到本地了。。
基于MTD的NANDFLASH设备驱动底层实现原理分析(三)
非常的说：我突然发现在写这些关于NAND驱动的文章的时候，原来我一直是在改写别人的博客。。。。。其实这并不要紧的,我也觉得这不仅仅是一种比较好的学习方法了，为什么呢,因为当我在看他的博客的时候，我明白了一点,然后当我自己要写的时候。。对这个东东又进一步了解一点了。。呵呵Copy也分档次了
五、硬件时序到软件代码的演变过程对nand_base.c部分代码的分析
该文件位于</linux2.6.35/dricer/mtd/nand/nand_base.c>
还是把那个读NAND的硬件时序图给贴上,如下图：
①：此阶段，是读命令第一个周期，发送的命令为0x00。
②：此阶段，依次发送列地址，关于这些行地址，列地址等是如何计算出来的，后面的内容
会有详细解释。
③：此阶段是发送对应的行地址
④：此阶段是发送读命令第二周期 2nd cycle所对应的命令，0x30
⑤：此阶段是等待时间，等待 Nand Flash硬件上准备好对应的数据，以便后续读出。
⑥：此阶段，就是一点点地把所需要的数据读出来。
MTD 读取数据的入口是 nand_read，然后调用 nand_do_read_ops，此函数主体如下：
static int nand_do_read_ops(struct mtd_info *mtd, loff_t from,
struct mtd_oob_ops *ops)
{
/***此处省略部分代码**/
。。。。。。。。。。。。。。
while(1) {
/******省略****/
.。。。。。。。。。。。。。。。
if (likely(sndcmd)) {/*#define NAND_CMD_READ0 0*/
/*1)***读取数据前肯定要先发送对应的读页命令******/
chip->cmdfunc(mtd, NAND_CMD_READ0, 0x00, page);
sndcmd = 0;
}
/* Now read the page into the buffer */
if (unlikely(ops->mode == MTD_OOB_RAW))
ret = chip->ecc.read_page_raw(mtd, chip,
bufpoi, page);
else if (!aligned && NAND_SUBPAGE_READ(chip) && !oob)
ret = chip->ecc.read_subpage(mtd, chip, col, bytes, bufpoi);
else
/******执行到这里read_page函数读取对应的数据了******/
ret = chip->ecc.read_page(mtd, chip, bufpoi,
page);
if (ret < 0)
break;
/* Transfer not aligned data */
if (!aligned) {
if (!NAND_SUBPAGE_READ(chip) && !oob)
chip->pagebuf = realpage;
memcpy(buf, chip->buffers->databuf + col, bytes);
}
buf += bytes;
。。。。。。。。。。。。。。。。。。
if (mtd->ecc_stats.failed - stats.failed)
return -EBADMSG;
return mtd->ecc_stats.corrected - stats.corrected ? -EUCLEAN : 0;
}
上面这些代码都不需要我们去实现的,使用MTD层的自定义代码就行。。。
nand_command_lp的分析
static void nand_command_lp(struct mtd_info *mtd, unsigned int command,
int column, int page_addr)
{
register struct nand_chip *chip = mtd->priv;
/* Emulate NAND_CMD_READOOB */
if (command == NAND_CMD_READOOB) {
column += mtd->writesize;
command = NAND_CMD_READ0;
}
/* Command latch cycle */
/* 此处就是就是发送读命令的第一个周期1st Cycle的命令，即0x00，对应着上述步骤中的① */
chip->cmd_ctrl(mtd, command & 0xff,
NAND_NCE | NAND_CLE | NAND_CTRL_CHANGE);
if (column != -1 || page_addr != -1) {
int ctrl = NAND_CTRL_CHANGE | NAND_NCE | NAND_ALE;
/* Serially input address */
if (column != -1) {
/* Adjust columns for 16 bit buswidth */
if (chip->options & NAND_BUSWIDTH_16)
column >>= 1;
/* 发送两个column列地址，对应着上述步骤中的② */
chip->cmd_ctrl(mtd, column, ctrl);/*发送列地址1*/
ctrl &= ~NAND_CTRL_CHANGE;
chip->cmd_ctrl(mtd, column >> 8, ctrl);/*发送列地址2*/
}
if (page_addr != -1) {
/* 接下来是发送三个Row，行地址，对应着上述步骤中的② */
chip->cmd_ctrl(mtd, page_addr, ctrl);/*发送行地址1*/
chip->cmd_ctrl(mtd, page_addr >> 8,/*发送行地址2*/
NAND_NCE | NAND_ALE);
/* One more address cycle for devices > 128MiB */
if (chip->chipsize > (128 << 20))
chip->cmd_ctrl(mtd, page_addr >> 16,/*发送行地址3*/
NAND_NCE | NAND_ALE);
}
}
chip->cmd_ctrl(mtd, NAND_CMD_NONE, NAND_NCE | NAND_CTRL_CHANGE);
/*
* program and erase have their own busy handlers
* status, sequential in, and deplete1 need no delay
*/
switch (command) {
。。。。。。。。。。。。。
return;
/***复位**/
case NAND_CMD_RESET:
if (chip->dev_ready)
break;
udelay(chip->chip_delay);
chip->cmd_ctrl(mtd, NAND_CMD_STATUS,
NAND_NCE | NAND_CLE | NAND_CTRL_CHANGE);
chip->cmd_ctrl(mtd, NAND_CMD_NONE,
NAND_NCE | NAND_CTRL_CHANGE);
while (!(chip->read_byte(mtd) & NAND_STATUS_READY)) ;
return;
/*读忙信号*/
case NAND_CMD_RNDOUT:
/* No ready / busy check necessary */
chip->cmd_ctrl(mtd, NAND_CMD_RNDOUTSTART,
NAND_NCE | NAND_CLE | NAND_CTRL_CHANGE);
chip->cmd_ctrl(mtd, NAND_CMD_NONE,
NAND_NCE | NAND_CTRL_CHANGE);
return;
/* 接下来发送读命令的第二个周期2nd Cycle的命令，即0x30，对应着上述步骤
中的④ */
case NAND_CMD_READ0:
chip->cmd_ctrl(mtd, NAND_CMD_READSTART,
NAND_NCE | NAND_CLE | NAND_CTRL_CHANGE);
chip->cmd_ctrl(mtd, NAND_CMD_NONE,
NAND_NCE | NAND_CTRL_CHANGE);
/* This applies to read commands */
default:
/*
* If we don't have access to the busy pin, we apply the given
* command delay
*/
if (!chip->dev_ready) {
udelay(chip->chip_delay);
return;
}
}
/* Apply this short delay always to ensure that we do wait tWB in
* any case on any machine. */
/* 此处是对应着④中的tWB的等待时间*/
ndelay(100);
/* 接下来就是要等待一定的时间，使得Nand Flash硬件上准备好数据，以供你之
后读取，即对应着步骤⑤ */
nand_wait_ready(mtd);
}
还有一个步骤没有实现那就是步骤⑥了一点一点的把数据读出来
nand_read_page_hwecc分析
static int nand_read_page_hwecc(struct mtd_info *mtd, struct nand_chip *chip,
uint8_t *buf, int page)
{
。。。。。。。。。。。。。。。。。。。。。。
for (i = 0; eccsteps; eccsteps--, i += eccbytes, p += eccsize) {
chip->ecc.hwctl(mtd, NAND_ECC_READ);
/**这个最重要了这才是真正的从NAND的缓冲区中把数据给读出来****/
chip->read_buf(mtd, p, eccsize);
chip->ecc.calculate(mtd, p, &ecc_calc[i]);
}
。。。。。。。。。。
return 0;
}
上面的 read_buf，就是真正的去读取数据的函数了，由于不同的Nand Flash controller 控制器所实现的方式不同，所以这个函数必须在你的 Nand Flash驱动中实现，即MTD 层，能帮我们实现的都实现了，不能实现的，那肯定是我们自己的事情了。。。接下来的工作是什么?MTD原始设备和硬件驱动层的交互了.这个才是我们要去真正实现的。。
基于MTD的NANDFLASH设备驱动底层实现原理分析(四)
进过前面3篇文章对NANDFLASH的一些硬件特性以及MTD的上层操作已经有了一个大体概念,这些东西的重要性就像你要吃饭那么你首先得学会拿筷子道理一样吧,应该一样的。
五、MTD原始设备层和硬件驱动层的桥梁：
熟悉这几个重要的结构体：linux/mtd/mtd.h
struct mtd_info {
u_char type; /**内存技术类型(包括MTD_RAM,MTD_ROM,MTD_NANDFLASH等)**/
uint32_t flags; /*MTD设备属性标志*/
uint64_t size; // Total size of the MTD
uint32_t erasesize;//MTD设备的擦除单元大小，对于NandFlash来说就是Block的大小
uint32_t writesize;//最小的可写单元的字节数
uint32_t oobsize; // Amount of OOB data per block (e.g. 16)
uint32_t oobavail; // Available OOB bytes per block
unsigned int erasesize_shift;
unsigned int writesize_shift;
/* Masks based on erasesize_shift and writesize_shift */
unsigned int erasesize_mask;
unsigned int writesize_mask;
// Kernel-only stuff starts here.
const char *name;
int index;
/* ecc layout structure pointer - read only ! */
struct nand_ecclayout *ecclayout;
/* Data for variable erase regions. If numeraseregions is zero,
* it means that the whole device has erasesize as given above.
*一般为1吧
*/
int numeraseregions;
//擦除区域的指针
struct mtd_erase_region_info *eraseregions;
//擦除函数将一个erase_info结构放入擦除队列中
int (*erase) (struct mtd_info *mtd, struct erase_info *instr);
/* This stuff for eXecute-In-Place */
/* phys is optional and may be set to NULL */
int (*point) (struct mtd_info *mtd, loff_t from, size_t len,
size_t *retlen, void **virt, resource_size_t *phys);
/* We probably shouldn't allow XIP if the unpoint isn't a NULL */
void (*unpoint) (struct mtd_info *mtd, loff_t from, size_t len);
/* Allow NOMMU mmap() to directly map the device (if not NULL)
* - return the address to which the offset maps
* - return -ENOSYS to indicate refusal to do the mapping
*/
unsigned long (*get_unmapped_area) (struct mtd_info *mtd,
unsigned long len,
unsigned long offset,
unsigned long flags);
/* Backing device capabilities for this device
* - provides mmap capabilities
*/
struct backing_dev_info *backing_dev_info;
//read和write分别用于MTD设备的读和写
int (*read) (struct mtd_info *mtd, loff_t from, size_t len, size_t *retlen, u_char *buf);
int (*write) (struct mtd_info *mtd, loff_t to, size_t len, size_t *retlen, const u_char *buf);
int (*panic_write) (struct mtd_info *mtd, loff_t to, size_t len, size_t *retlen, const u_char *buf);
//读写MTD设备的OOB区域的数据
int (*read_oob) (struct mtd_info *mtd, loff_t from,
struct mtd_oob_ops *ops);
int (*write_oob) (struct mtd_info *mtd, loff_t to,
struct mtd_oob_ops *ops);
//访问一些受保护的寄存器
int (*get_fact_prot_info) (struct mtd_info *mtd, struct otp_info *buf, size_t len);
int (*read_fact_prot_reg) (struct mtd_info *mtd, loff_t from, size_t len, size_t *retlen, u_char *buf);
int (*get_user_prot_info) (struct mtd_info *mtd, struct otp_info *buf, size_t len);
int (*read_user_prot_reg) (struct mtd_info *mtd, loff_t from, size_t len, size_t *retlen, u_char *buf);
int (*write_user_prot_reg) (struct mtd_info *mtd, loff_t from, size_t len, size_t *retlen, u_char *buf);
int (*lock_user_prot_reg) (struct mtd_info *mtd, loff_t from, size_t len);
/* kvec-based read/write methods.
NB: The 'count' parameter is the number of _vectors_, each of
which contains an (ofs, len) tuple.
*/
int (*writev) (struct mtd_info *mtd, const struct kvec *vecs, unsigned long count, loff_t to, size_t *retlen);
/* Sync *//*同步*/
void (*sync) (struct mtd_info *mtd);
/* Chip-supported device locking */
int (*lock) (struct mtd_info *mtd, loff_t ofs, uint64_t len);
int (*unlock) (struct mtd_info *mtd, loff_t ofs, uint64_t len);
/* Power Management functions */
int (*suspend) (struct mtd_info *mtd);
void (*resume) (struct mtd_info *mtd);
/* Bad block management functions */
int (*block_isbad) (struct mtd_info *mtd, loff_t ofs);
int (*block_markbad) (struct mtd_info *mtd, loff_t ofs);
struct notifier_block reboot_notifier; /* default mode before reboot */
/* ECC status information */
struct mtd_ecc_stats ecc_stats;
/* Subpage shift (NAND) */
int subpage_sft;
//私有数据指向map_info结构
void *priv;
struct module *owner;
struct device dev;
int usecount;
//设备驱动回调函数
int (*get_device) (struct mtd_info *mtd);
void (*put_device) (struct mtd_info *mtd);
};
上面的read()、write()、read_oob()、等都是MTD设备驱动要实现的主要函数,不过这些函数都是透明的不需要我们自己去实现,因为Linux在MTD的下层实现了针对NORFLASH和NANDFLASH的通用mtd_info成员函数。
感觉没什么可写的了,因为这些都不是我要关注的东西,但是又不能不知道有这么回事
这些结构体还是得了解了解
driver/mtd/mtdpart.c
/* Our partition node structure */
struct mtd_part {
struct mtd_info mtd; //分区信息
struct mtd_info *master; //该分区的主分区
uint64_t offset; //该分区的偏移量
struct list_head list;
};
mtd_partition会在MTD原始设备调用add_mtd_partitions()的时候传递分区参数/linux/mtd/partition.h
struct mtd_partition {
char *name; /* identifier string */
uint64_t size; /* partition size */
uint64_t offset; /* offset within the master MTD space */
uint32_t mask_flags; /* master MTD flags to mask out for this partition */
struct nand_ecclayout *ecclayout; /* out of band layout for this partition (NAND only)*/
};
一个MTD原始设备可以通过mtd_part分割成数个MTD原始设备注册进mtd_table，mtd_table中的每个MTD原始设备都可以被注册成一个MTD设备，有两个函数可以完成这个工作，即add_mtd_device函数和add_mtd_partitions函数。
其中add_mtd_device函数是把整个NAND FLASH注册进MTD Core，而add_mtd_partitions函数则是把NAND FLASH的各个分区分别注册进MTD Core。
int add_mtd_device(struct mtd_info *mtd)
int del_mtd_device(struct mtd_info *mtd)
int add_mtd_partitions(struct mtd_info *master,structmtd_partitions *parts,int nbparts)
int del_mtd_partitions(struct mtd_info *master)
当MTD原始设备调用add_mtd_partitions()的时候它会对每一个新建分区建立一个struct mtd_part 结构将其加入mtd_partitions中并调用add_mtd_device()将此分区做为MTD设备注册进MTD Core,成功的时返回0
重点关注一下add_mtd_partitions(struct mtd_info *master,struct mtd_partitions *parts,int nbparts)其中master就是这个MTD原始设备，parts即NAND的分区信息，nbparts指有几个分区。那么parts和nbparts怎么来的呢,其实上面有一句话已经说了。。举个例子在我们移植Linux内核到我们的开发板的时候我们会对NANDFLASH进行分区这eilian240_default_nand_part就是起到上面这两个参数的作用如下：
static struct mtd_partition eilian240_default_nand_part[] = {
[0] = {
.name = "bootloader",/*uboot存放的地址对应dev/mtdblock0*/
.size = 0x00040000, /*大小256KB=((D)(0x00040000))/1024*/
.offset = 0,
},
[1] = {
.name = "param",
.offset = 0x00040000,/***如果UBOOT比较大就放在这个区域可以将前面的覆盖掉**//**0x00040000是偏移量**/
.size = 0x00020000, /**128KB**/
},
[2] = {
.name = "Linux Kernel",/********用于存放Linux内核镜像dev/mtdblock3*/
.offset = 0x00060000,
.size = 0x00500000, /*5M*/
},
[3] = {
.name = "rootfs",
.offset = 0x00560000,
.size = 1024 * 1024 * 1024, //1G因为该移植同时支持大容量的NAND
},
[4] = {
.name = "nand",
.offset = 0x00000000,
.size = 1024 * 1024 * 1024, //
}
};
/*arch/arm/plat-samsung/include/plat/nand.h **/
基于MTD的NANDFLASH设备驱动底层实现原理分析(五)
Linux内核在MTD的下层实现了通用的NAND驱动(/driver/mtd/nand/nand_base.c)因此芯片级的驱动实现不再需要我们关心mtd中的那些成员函数了主题转移到nand_chip数据结构中
先了解了解nand_chip结构体
struct nand_chip {
void __iomem *IO_ADDR_R; //读8位I/O线的地址
void __iomem *IO_ADDR_W; //写8位I/O线的地址
uint8_t (*read_byte)(struct mtd_info *mtd);//从芯片读一个字节
u16 (*read_word)(struct mtd_info *mtd);//从芯片读一个字
void (*write_buf)(struct mtd_info *mtd, const uint8_t *buf, int len);//将缓冲区的数据写入芯片
void (*read_buf)(struct mtd_info *mtd, uint8_t *buf, int len);//将芯片中的数据独到缓冲区中
int (*verify_buf)(struct mtd_info *mtd, const uint8_t *buf, int len); //验证芯片和写入缓冲区中的数据
int (*block_bad)(struct mtd_info *mtd, loff_t ofs, int getchip);//检查是否坏块
int (*block_markbad)(struct mtd_info *mtd, loff_t ofs);//标记坏块
void (*select_chip)(struct mtd_info *mtd, int chip); //实现选中芯片
void (*cmd_ctrl)(struct mtd_info *mtd, int dat,
unsigned int ctrl);//控制ALE/CLE/nCE,也用于写命令和地址
int (*dev_ready)(struct mtd_info *mtd);//设备就绪
void (*cmdfunc)(struct mtd_info *mtd, unsigned command, int column, int page_addr); //实现命令发送
int (*waitfunc)(struct mtd_info *mtd, struct nand_chip *this);
void (*erase_cmd)(struct mtd_info *mtd, int page);//擦除命令的处理
int (*scan_bbt)(struct mtd_info *mtd);//扫描坏块
int (*errstat)(struct mtd_info *mtd, struct nand_chip *this, int state, int status, int page);
int (*write_page)(struct mtd_info *mtd, struct nand_chip *chip,
const uint8_t *buf, int page, int cached, int raw);//写一页
int chip_delay;//有板决定的延迟时间
unsigned int options;//与具体的NAND芯片相关的一些选项，如NAND_NO_AUTOINCR，NAND_BUSWIDTH_16等，至于这些选项具体表示什么含义，可以参考<linux/mtd/nand.h>，那里有较为详细的说明；
int page_shift;//用位表示的NAND芯片的page大小，如某片NAND芯片的一个page有512个字节，那么page_shift就是9；
int phys_erase_shift;//用位表示的NAND芯片的每次可擦除的大小，如某片NAND芯片每次可擦除16K字节(通常就是一个block的大小)，那么phys_erase_shift就是14；
int bbt_erase_shift;//用位表示的bad block table的大小，通常一个bbt占用一个block，所以bbt_erase_shift通常与phys_erase_shift相等；
int chip_shift;用位表示的NAND芯片的容量；
int numchips;表示系统中有多少片NAND芯片；
uint64_t chipsize;//NAND芯片的大小；
int pagemask;//计算page number时的掩码，总是等于chipsize/page大小－ 1；
int pagebuf;用来保存当前读取的NAND芯片的page number，这样一来，下次读取的数据若还是属于同一个page，就不必再从NAND芯片读取了，而是从data_buf中直接得到；
int subpagesize;
uint8_t cellinfo;
int badblockpos;
int badblockbits;
flstate_t state;
uint8_t *oob_poi;
struct nand_hw_control *controller;
struct nand_ecclayout *ecclayout;
struct nand_ecc_ctrl ecc;
struct nand_buffers *buffers;
struct nand_hw_control hwcontrol;
struct mtd_oob_ops ops;
uint8_t *bbt;
struct nand_bbt_descr *bbt_td;
struct nand_bbt_descr *bbt_md;
struct nand_bbt_descr *badblock_pattern;
void *priv;
};
这上面有一个与ECC相关的结构体 struct nand_ecc_ctrl
struct nand_ecc_ctrl {
nand_ecc_modes_t mode;
int steps;
int size;
int bytes;
int total;
int prepad;
int postpad;
struct nand_ecclayout *layout;
void (*hwctl)(struct mtd_info *mtd, int mode);/**控制硬件ECC*/
int (*calculate)(struct mtd_info *mtd,
const uint8_t *dat,
uint8_t *ecc_code);/**根据data计算ecc值**/
int (*correct)(struct mtd_info *mtd, uint8_t *dat,
uint8_t *read_ecc,
uint8_t *calc_ecc);
int (*read_page_raw)(struct mtd_info *mtd,
struct nand_chip *chip,
uint8_t *buf, int page);/**向NANDFLASH芯片读一个页的原始数据*/
void (*write_page_raw)(struct mtd_info *mtd,
struct nand_chip *chip,
const uint8_t *buf);
int (*read_page)(struct mtd_info *mtd,
struct nand_chip *chip,
uint8_t *buf, int page);/**读一个页但包含ecc校验*/
int (*read_subpage)(struct mtd_info *mtd,
struct nand_chip *chip,
uint32_t offs, uint32_t len,
uint8_t *buf);
void (*write_page)(struct mtd_info *mtd,
struct nand_chip *chip,
const uint8_t *buf);
int (*read_oob)(struct mtd_info *mtd,
struct nand_chip *chip,
int page,
int sndcmd);/**读OOB但不包含MAIN部分**/
int (*write_oob)(struct mtd_info *mtd,
struct nand_chip *chip,
int page);
};
hwctl：这个函数用来控制硬件产生ecc，其实它主要的工作就是控制NAND controller向NAND芯片发出NAND_ECC_READ、NAND_ECC_WRITE和NAND_ECC_READSYN等命令，与struct nand_chip结构体中的cmdfunc类似，只不过发起的命令是ECC相关的罢了；
calculate：根据data计算ecc值；
correct：根据ecc值，判断读写数据时是否有错误发生，若有错，则立即试着纠正，纠正失败则返回错误；
read_page_raw和write_page_raw：从NAND芯片中读取一个page的原始数据和向NAND芯片写入一个page的原始数据，所谓的原始数据，即不对读写的数据做ecc处理，该读写什么值就读写什么值。另外，这两个函数会读写整个page中的所有内容，即不但会读写一个page中MAIN部分，还会读写OOB部分。
read_page和write_page：与read_page_raw和write_page_raw类似，但不同的是，read_page和write_page在读写过程中会加入ecc的计算，校验，和纠正等处理。
read_oob和write_oob：读写oob中的内容，不包括MAIN部分。
其实，以上提到的这几个read_xxx和write_xxx函数，最终都会调用struct nand_chip中的read_buf和write_buf这两个函数，所以如果没有特殊需求的话，我认为不必自己实现，使用MTD提供的default的函数即可。
下面这个结构体用来ECC在oob中布局的一个结构体。
struct nand_ecclayout {
__u32 eccbytes;//ecc字节数,对于512字节/page的NANDflash,eccbytes=3,如果需要额外用到oob中的数据，那么也可以大于3.
__u32 eccpos[64];ECC数据在oob中的位置，这里之所以是个64字节的数组，是因为对于2K/页的NAND来说，它的oob有64个字节。而对于512字节/page的NAND来说，可以而且只可以定义它的前16个字节。
__u32 oobavail;OOB中可用的字节数,不需要对该成员赋值,MTD会根据其他三个成员计算出来
struct nand_oobfree oobfree[MTD_MAX_OOBFREE_ENTRIES];//显示定义空闲的OOB字节
};
大家都知道OOB但是OOB里面究竟存了些什么,OOB主要用来存储两种信息：坏块信息和ECC数据,对于小页的NANDFLASH一般坏块占据一个字节(并且是在第6个字节),ECC占3个字节,上面这个结构体就是起到了这个作用告诉那些与操作ECC无关的函数,在OOB区域里那部分是来存储ECC的(不可他用),那些字节是空闲的。
基于MTD的NANDFLASH设备驱动底层实现原理分析(六)
实在写不下去了,仔细的想了一想还是把mtd/nand/s3c2410.c好好的分析分析
在Linux中NANDFLASH设备驱动是被注册成平台驱动的。我还是从函数的入口出发一步一个脚印的分析。突然间发现这些代码真的很经典
由于这一次CPU是S3C2440所以分析过程中会把其他的CPU去掉
七、mtd/nand/s3c2410.c函数的解析
1、函数中出现的几个结构体
struct s3c24xx_nand_mtd {
struct mtd_info mtd;/*用来表述MTD原始设备的结构*/
struct nand_chip chip;/*该结构体表示一个NAND芯片*/
//该结构定义在arch/arm/plat-s3c/include/plat/nand.h中,该结构体包含了一个或多个的NAND芯片的信息
struct s3c2410_nand_set *set;
struct s3c24xx_nand_info *info;
int scan_res;
};
/**CPU选型的枚举**/
enum s3c_cpu_type {
TYPE_S3C2410,
TYPE_S3C2440,
};
/**NANDFLASH控制器状态的结构**/
struct s3c24xx_nand_info {
/* mtd info */
//include/linux/mtd/nand.h硬件控制器结构
struct nand_hw_control controller;
struct s3c24xx_nand_mtd *mtds;
//NANDFLASH平台驱动结构
struct s3c2410_platform_nand *platform;
/* device info */
struct device *device;
struct resource *area;
struct clk *clk;
void __iomem *regs;
void __iomem *sel_reg;
int sel_bit;
int mtd_count;
unsigned long save_sel;
unsigned long clk_rate;
enum s3c_cpu_type cpu_type;
#ifdef CONFIG_CPU_FREQ
struct notifier_block freq_transition;
#endif
};
2、函数入口和出口
static struct platform_driver s3c24xx_nand_driver = {
.probe = s3c24xx_nand_probe,
.remove = s3c24xx_nand_remove,
.suspend = s3c24xx_nand_suspend,
.resume = s3c24xx_nand_resume,
.id_table = s3c24xx_driver_ids,
.driver = {
.name = "s3c24xx-nand",
.owner = THIS_MODULE,
},
};
static int __init s3c2410_nand_init(void)
{
printk("S3C24XX NAND Driver, (c) 2004 Simtec Electronics\n");
//这些已经没什么好解释的了。注册平台驱动
return platform_driver_register(&s3c24xx_nand_driver);
}
static void __exit s3c2410_nand_exit(void)
{
//当我们卸载内核模块的时候会呗调用注销平台驱动
platform_driver_unregister(&s3c24xx_nand_driver);
}
module_init(s3c2410_nand_init);
module_exit(s3c2410_nand_exit);
MODULE_LICENSE("GPL");
MODULE_AUTHOR("Ben Dooks <ben@simtec.co.uk>");
MODULE_DESCRIPTION("S3C24XX MTD NAND driver");
3、NANDFLASH中的s3c24xx_nand_probe函数。
<随便提一句>可能我们都懂当我们向系统注册一个平台驱动的时候,会去遍历系统上的平台设备,找到能够与之相对应的平台设备。当找到可用的设备后该函数才会被调用<称之探测函数>对于外设来说驱动的本身应该是从这个探测函数真正开始的,那么它究竟有什么用呢?它到底做了什么事情,这可能是我们最关心的。在MTD/NAND的probe过程中，去用clk_enable打开Nand Flash控制器的clock时钟,用request_mem_region去申请驱动所需要的一些内存等相关资yuan然后，在 s3c2410_nand_inithw 中，去初始化硬件相关的部分，主要是关于时钟频率的计算，以及启用 Nand Flash 控制器，使得硬件初始化好了，后面才能正常工作。如果说把这个函数理解透了那么整个驱动起码是完成三分之二的工作了。在s3c2410.c中s3c24xx_nand_probe函数特别的长,所以一段一段的分析.
static int s3c24xx_nand_probe(struct platform_device *pdev)
{
/**从总线设备中取出平台设备的数据,我一直在思索最后这个结构会从哪里传进来呢?**如果你移植过Linux到你的开发板那么你一定会在你的板层文件中构建这样一个结构体请看下面步骤a)中的结构体*/
struct s3c2410_platform_nand *plat = to_nand_plat(pdev);
enum s3c_cpu_type cpu_type;
struct s3c2410_nand_info *info;
struct s3c2410_nand_mtd *nmtd;
struct s3c2410_nand_set *sets;
struct resource *res;
int err = 0;
int size;
int nr_sets;
int setno;
/*获取CPU类型*/
cpu_type = platform_get_device_id(pdev)->driver_data;
pr_debug("s3c2410_nand_probe(%p)\n", pdev);
/*为s3c2410_nand_info分配内存*/
info = kmalloc(sizeof(*info), GFP_KERNEL);
if (info == NULL) {
dev_err(&pdev->dev, "no memory for flash info\n");
err = -ENOMEM;
goto exit_error;
}
/**初始化s3c2410_nand_info**/
memset(info, 0, sizeof(*info));
/**将nand设备的数据信息传递到系统平台设备中去**/
platform_set_drvdata(pdev, info);
/**初始化自旋锁和等待队列**/
spin_lock_init(&info->controller.lock);
init_waitqueue_head(&info->controller.wq);
/* get the clock source and enable it */
info->clk = clk_get(&pdev->dev, "nand");
if (IS_ERR(info->clk)) {
dev_err(&pdev->dev, "failed to get clock\n");
err = -ENOENT;
goto exit_error;
}
clk_enable(info->clk);//使能时钟
/* allocate and map the resource */
/* currently we assume we have the one resource */
res = pdev->resource;
size = res->end - res->start + 1;
/**为资源申请IO内存**/
info->area = request_mem_region(res->start, size, pdev->name);
if (info->area == NULL) {
dev_err(&pdev->dev, "cannot reserve register region\n");
err = -ENOENT;
goto exit_error;
}
/*****这都是给info这个结构的成员变量赋值啊*没啥可说的,*/
info->device = &pdev->dev;
info->platform = plat;
info->regs = ioremap(res->start, size);
info->cpu_type = cpu_type;
if (info->regs == NULL) {
dev_err(&pdev->dev, "cannot reserve register region\n");
err = -EIO;
goto exit_error;
}
dev_dbg(&pdev->dev, "mapped registers at %p\n", info->regs);
/* initialise the hardware *//**解析c*/
/**初始化硬件**/
err = s3c2410_nand_inithw(info);
if (err != 0)
goto exit_error;
/*struct s3c2410_platform_nand 中包含了一个struct s3c2410_nand_set *sets
的成员变量专门用来描述芯片信息的**/
sets = (plat != NULL) ? plat->sets : NULL;
nr_sets = (plat != NULL) ? plat->nr_sets : 1;
info->mtd_count = nr_sets;
/* allocate our information */
size = nr_sets * sizeof(*info->mtds);
info->mtds = kmalloc(size, GFP_KERNEL);
if (info->mtds == NULL) {
dev_err(&pdev->dev, "failed to allocate mtd storage\n");
err = -ENOMEM;
goto exit_error;
}
memset(info->mtds, 0, size);
/* initialise all possible chips */
nmtd = info->mtds;
for (setno = 0; setno < nr_sets; setno++, nmtd++) {
pr_debug("initialising set %d (%p, info %p)\n", setno, nmtd, info);
/**nand_chip结构的初始化**见下一遍分析d)**/
s3c2410_nand_init_chip(info, nmtd, sets);
/**读取芯片的ID**/
nmtd->scan_res = nand_scan_ident(&nmtd->mtd,
(sets) ? sets->nr_chips : 1);
if (nmtd->scan_res == 0) {
s3c2410_nand_update_chip(info, nmtd);
nand_scan_tail(&nmtd->mtd);
s3c2410_nand_add_partition(info, nmtd, sets);
}
if (sets != NULL)
sets++;
}
err = s3c2410_nand_cpufreq_register(info);
if (err < 0) {
dev_err(&pdev->dev, "failed to init cpufreq support\n");
goto exit_error;
}
if (allow_clk_stop(info)) {
dev_info(&pdev->dev, "clock idle support enabled\n");
clk_disable(info->clk);
}
pr_debug("initialised ok\n");
return 0;
exit_error:
s3c24xx_nand_remove(pdev);
if (err == 0)
err = -EINVAL;
return err;
}
我真不知道该怎么去分析这个程序。
a)分析该函数的第一行的代码我就迷茫了呵呵.看看下面这个结构体.你是否会发现什么
static struct s3c2410_platform_nand eilian240_nand_info = {
.tacls = 20,
.twrph0 = 60,
.twrph1 = 20,
.nr_sets = ARRAY_SIZE(eilian240_nand_sets),
.sets = eilian240_nand_sets,
.ignore_unset_ecc = 1,
};发现了吧这些芯片硬件信息是在我们移植的时候才传进去的<所以这就和目标板有关系了>
那么这些芯片信息又是怎样和系统里面的总线设备关联起来的呢?看下面这三句
info = kmalloc(sizeof(*info), GFP_KERNEL); 为info结构分配内存
memset(info, 0, sizeof(*info)); //初始化内存
platform_set_drvdata(pdev, info); //别小看这一句,功能可强大了,这些芯片信息就是通过它传递到总线设备里面去的,看下源代码你就明白了
b)关于时钟使能和平台设备驱动程序,想设备申请资源这是必须要做的事情,我解释不了,表达能力很有限哦。
c)硬件的初始化函数s3c2410_nand_inithw(info);其实就是在设置一些寄存器和时钟的频率,看看它是怎么实现的
static int s3c2410_nand_inithw(struct s3c2410_nand_info *info)
{
int ret;
ret = s3c2410_nand_setrate(info);
if (ret < 0)
return ret;
switch (info->cpu_type) {
case TYPE_S3C2410:
default:
break;
case TYPE_S3C2440:
case TYPE_S3C2412:
/* enable the controller and de-assert nFCE */
writel(S3C2440_NFCONT_ENABLE, info->regs + S3C2440_NFCONT);
}
return 0;
}
static int s3c2410_nand_setrate(struct s3c2410_nand_info *info)
{
struct s3c2410_platform_nand *plat = info->platform;
int tacls_max = (info->cpu_type == TYPE_S3C2412) ? 8 : 4;
int tacls, twrph0, twrph1;
/**获取时钟频率**/
unsigned long clkrate = clk_get_rate(info->clk);//这个时钟我们在之前已经获取了吧
unsigned long uninitialized_var(set), cfg, uninitialized_var(mask);//这其实都是一些宏,看看源代码就知道了 unsigned long flags;
/* calculate the timing information for the controller */
info->clk_rate = clkrate;
clkrate /= 1000; /* turn clock into kHz for ease of use */
if (plat != NULL) {
tacls = s3c_nand_calc_rate(plat->tacls, clkrate, tacls_max);
twrph0 = s3c_nand_calc_rate(plat->twrph0, clkrate, 8);
twrph1 = s3c_nand_calc_rate(plat->twrph1, clkrate, 8);
} else {
/* default timings */
tacls = tacls_max;
twrph0 = 8;
twrph1 = 8;
}
if (tacls < 0 || twrph0 < 0 || twrph1 < 0) {
dev_err(info->device, "cannot get suitable timings\n");
return -EINVAL;
}
dev_info(info->device, "Tacls=%d, %dns Twrph0=%d %dns, Twrph1=%d %dns\n",
tacls, to_ns(tacls, clkrate), twrph0, to_ns(twrph0, clkrate), twrph1, to_ns(twrph1, clkrate));
switch (info->cpu_type) {
。。。。。。。
case TYPE_S3C2440:
case TYPE_S3C2412:
mask = (S3C2440_NFCONF_TACLS(tacls_max - 1) |
S3C2440_NFCONF_TWRPH0(7) |
S3C2440_NFCONF_TWRPH1(7));
set = S3C2440_NFCONF_TACLS(tacls - 1);
set |= S3C2440_NFCONF_TWRPH0(twrph0 - 1);
set |= S3C2440_NFCONF_TWRPH1(twrph1 - 1);
break;
default:
BUG();
}
local_irq_save(flags);
cfg = readl(info->regs + S3C2410_NFCONF);
cfg &= ~mask;
cfg |= set;
writel(cfg, info->regs + S3C2410_NFCONF);
local_irq_restore(flags);
dev_dbg(info->device, "NF_CONF is 0x%lx\n", cfg);
return 0;
}
在分析这几段代码的时候我为Nandflash存储的时序纠结了好久,看看下面这个图,S3C2440数据手册上的
TACLS：当CLE/ALE使能后再过多长的时间nWe才有效/* time for active CLE/ALE to nWE/nOE */
TWRPH0：nWE/nRE的有效时间的长度 /* active time for nWE/nOE */
TWRPH1：nWE/nRE无效开始到CLE/ALE也无效的时间的长度 /* time for release CLE/ALE from nWE/nOE inactive */
不知道是不是这样的....如果分析错了有大神看到请指出。在k9f2g08上有这样一个表
所以有a中的：
.tacls = 20,
.twrph0 = 60,
.twrph1 = 20, 不过到这个地方我还是有一点点的迷惑不知道是我的数据手册错了还是什么,随便找了一个时序看了看时间不对啊。。。。。
int tacls_max = (info->cpu_type == TYPE_S3C2412) ? 8 : 4;//这一句先看看下面这个表2<对下面分析还要用到的>
红色标注的部分不是明明是0---3么怎么这里设置的4呢?别急继续往下看。。
tacls ,twrph0,twrph1它是怎么进行转换的呢
static int s3c_nand_calc_rate(int wanted, unsigned long clk, int max)
{
int result;
/**[(wanted * clk)+NS_IN_KHZ)-1]/NS_IN_KHZ */
result = DIV_ROUND_UP((wanted * clk), NS_IN_KHZ);
/** #define NS_IN_KHZ 1000000 //原本单位是HZ现在转换成KHZ**/
pr_debug("result %d from %ld, %d\n", result, clk, wanted);
if (result > max) {
printk("%d ns is too big for current clock rate %ld\n", wanted, clk);
return -1;
}
if (result < 1)
result = 1;
return result;
}
现在再往上看那段if(plat != NULL){。。。。。。。。}或许明白了
再返回 int s3c2410_nand_setrate(struct s3c2410_nand_info *info)中下面这段代码
switch (info->cpu_type) {
。。。。。。。
case TYPE_S3C2440:
case TYPE_S3C2412:
/**好了现在来了个tacls_max - 1或许就明白了上面为何是4而不是3了。这些代码都是在给NANDFLASH配置寄存器的相应的位赋值,不过还没有写进去。后面有写入的操作的。*/
mask = (S3C2440_NFCONF_TACLS(tacls_max - 1) |
S3C2440_NFCONF_TWRPH0(7) |
S3C2440_NFCONF_TWRPH1(7));
set = S3C2440_NFCONF_TACLS(tacls - 1);
set |= S3C2440_NFCONF_TWRPH0(twrph0 - 1);
set |= S3C2440_NFCONF_TWRPH1(twrph1 - 1);
break;
。。。。。。。。。。。。。
/**将这些数据写进寄存器中去*/
cfg = readl(info->regs + S3C2410_NFCONF);
cfg &= ~mask;
cfg |= set;
writel(cfg, info->regs + S3C2410_NFCONF);
再返回static int s3c2410_nand_inithw(struct s3c2410_nand_info *info)有这么一断代码
。。。。。。。。
case TYPE_S3C2440:
case TYPE_S3C2412:
/* enable the controller and de-assert nFCE */
/*****使能NANDFLASH控制寄存器******/
writel(S3C2440_NFCONT_ENABLE, info->regs + S3C2440_NFCONT);
}
/***********到这里为止这个硬件的初始化工作就结束了***************************************************/
上面基本的硬件初始化完后应该是要初始化nand_chip实例了,并运行nand_scan()扫描NAND设备了,最后添加板文件中的分区表。nand_chip是NANDFLASH驱动的核心结构上一遍文章已经分析过了。还是放到下一遍文章吧
初始化基本的硬件配置后probe函数就会开始与NAND芯片进行交互了，它要做的事情主要包括这几个方面：读取NAND芯片的ID，然后查表得到这片NAND芯片的如厂商，page size，erase size以及chip size等信息，接着，根据struct nand_chip中options的值的不同，或者在NAND芯片中的特定位置查找bad block table，或者scan整个NAND芯片，并在内存中建立bad block table。这些都由nand_scan()完成。
nand_scan函数主要有两个两个函数组成，即nand_scan_ident函数和nand_scan_tail函数。其中nand_scan_ident函数会读取NAND芯片的ID，而nand_scan_tail函数则会查找或者建立bbt (bad block table)。
最后调用add_mtd_partitions()添加板层文件platform中定义的分区表。
d)nand_chip的初始化,关于nand_chip上第5编文章中已介绍
/**初始化nand_chip结构**/
static void s3c2410_nand_init_chip(struct s3c2410_nand_info *info,
struct s3c2410_nand_mtd *nmtd,
struct s3c2410_nand_set *set)
{
struct nand_chip *chip = &nmtd->chip;//&nmtd->chip=&(nmtd->chip)
void __iomem *regs = info->regs;//用于保存地址的。。
/**下面这一段是在给nand_chip中的函数指针赋值**/
chip->write_buf = s3c2410_nand_write_buf;
chip->read_buf = s3c2410_nand_read_buf;
chip->select_chip = s3c2410_nand_select_chip;
chip->chip_delay = 50;//延迟时间
chip->priv = nmtd; //这个是很重要的将struct s3c2410_nand_mtd赋值给nand_chip的私有数据成员
chip->options = 0;//在第5篇文章中有介绍这个地方好像错了,或许后面会有赋值,因为没有0定义这个宏
chip->controller = &info->controller;//指向struct nand_hw_control 的指针
。。。。。。。。。。。。。。。。
case TYPE_S3C2440:
chip->IO_ADDR_W = regs + S3C2440_NFDATA;//2440NAND数据寄存器
info->sel_reg = regs + S3C2440_NFCONT;//2440NAND控制寄存器
info->sel_bit = S3C2440_NFCONT_nFCE;//1<<1，此刻芯片片选信号为disable,默认就是disable的
chip->cmd_ctrl = s3c2440_nand_hwcontrol;//控制ALE/CLE/nCE,也用于写命令和地址
chip->dev_ready = s3c2440_nand_devready;//设备就绪
chip->read_buf = s3c2440_nand_read_buf;//将芯片中的数据读到缓冲区中
chip->write_buf = s3c2440_nand_write_buf;//将缓冲区中的数据写入芯片
break;
。。。。。。。。。。。。。。。。
}
chip->IO_ADDR_R = chip->IO_ADDR_W;
nmtd->info = info;
nmtd->mtd.priv = chip; //把指向struct nand_chip结构体的指针赋给struct mtd_info的priv成员变量，因为MTD Core中很多函数之间的调用都只传递struct mtd_info，它需要通过priv成员变量得到struct nand_chip。
nmtd->mtd.owner = THIS_MODULE;
nmtd->set = set;
/**如果采用硬件ECC**/
if (hardware_ecc) {
chip->ecc.calculate = s3c2410_nand_calculate_ecc;
chip->ecc.correct = s3c2410_nand_correct_data;
chip->ecc.mode = NAND_ECC_HW;
switch (info->cpu_type) {
。。。。。。。。。。。。。。。。
case TYPE_S3C2440:
chip->ecc.hwctl = s3c2440_nand_enable_hwecc;
chip->ecc.calculate = s3c2440_nand_calculate_ecc;
break;
}
} else {
//使用软件校验
chip->ecc.mode = NAND_ECC_SOFT;
}
/**ECC*/
if (set->ecc_layout != NULL)
chip->ecc.layout = set->ecc_layout;
/**禁止ECC*/
if (set->disable_ecc)
chip->ecc.mode = NAND_ECC_NONE;
switch (chip->ecc.mode) {
。。。。。。。。。。。
}
/* If you use u-boot BBT creation code, specifying this flag will
* let the kernel fish out the BBT from the NAND, and also skip the
* full NAND scan that can take 1/2s or so. Little things... */
if (set->flash_bbt)//当flashbbt=1的时候系统在启动的时候将跳过对bbt的扫描
chip->options |= NAND_USE_FLASH_BBT | NAND_SKIP_BBTSCAN;
}
接下来是读取芯片的ID调用int nand_scan_ident(struct mtd_info *mtd, int maxchips)函数该函数是通用的,定义在nand_base.c中暂时还没研究过
/**读取芯片的ID**/
nmtd->scan_res = nand_scan_ident(&nmtd->mtd,
(sets) ? sets->nr_chips : 1);
if (nmtd->scan_res == 0) { /**如果读取成功则返回0**/
s3c2410_nand_update_chip(info, nmtd);//更新,下面看看它的原型
nand_scan_tail(&nmtd->mtd);//查找或者建立bbt(bad block table)
s3c2410_nand_add_partition(info, nmtd, sets);//添加分区,与板层文件相关
//这个函数的实现那肯定就是调用add_mtd_device(&mtd->mtd)。。。
}
e)s3c2410_nand_update_chip(struct s3c2410_nand_info *info,
struct s3c2410_nand_mtd *nmtd)分析
static void s3c2410_nand_update_chip(struct s3c2410_nand_info *info,
struct s3c2410_nand_mtd *nmtd)
{
struct nand_chip *chip = &nmtd->chip;
dev_dbg(info->device, "chip %p => page shift %d\n",
chip, chip->page_shift);
if (chip->ecc.mode != NAND_ECC_HW)//如果不是硬件校验则直接返回
return;
/* change the behaviour depending on wether we are using
* the large or small page nand device */
if (chip->page_shift > 10) { //page_shift用位来表示页的大小大于2KB的大页
chip->ecc.size = 256;
chip->ecc.bytes = 3;
} else { 小页
chip->ecc.size = 512;
chip->ecc.bytes = 3;
chip->ecc.layout = &nand_hw_eccoob;
}
对于这些关于ECC_LAYOUT的暂时还是不怎么懂的。。。。。。
}
看看上面用到的nand_hw_eccoob它是一个结构体用来管理OOB中的ECC和坏块的(第5篇中有详细的说明)
static struct nand_ecclayout nand_hw_eccoob = {
.eccbytes = 3,
.eccpos = {0, 1, 2},//ECC在OOB中的位置
.oobfree = {{8, 8}}//空闲的OOB字节区域
};
*******************
在上面初始化nand_chip的时候,其中nand_chip里面有一个这样的(struct nand_ecc_ctrl)结构体.里面有许多的成员函数,在初始化的过程中都赋上了值同时nand_chip中也有许多成员函数赋上了值.。至于它们是怎么实现的,看看返回去看看他们的实现。难度不大。。。。。
http://blog.csdn.net/eilianlau/article/list/1
这篇关于NANDFLASH硬件驱动交互的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
