本文主要是介绍关于UG925的一些东东，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
ug925中涉及的工程
1、需要从xilinx官网下载和自己安装的vivado版本匹配的代码版本。
2、下载解压后，将hardware文件夹单独拷贝出来。hardware文件夹就是用来搭建硬件平台的。
3、进入hardware/vivado文件夹。打开vivado tcl shell。输入cd c:/hardware/vivado。
4、输入source ./scripts/project.tcl。工程会自动创建。
工程的架构
一共使用了3个AXI Interconnect。两个连接到了AXI_HP（用作VDMA），一个连接到了AXI_GP（用于控制）
这么使用有两个考虑：
(1)、将慢速设备和快速设备分开，每个AXI Interconnect单独管理一整个相关的VDMA通道。如果都挂载在一个AXI Interconnect上，总线仲裁会影响VDMA的响应。
(2)、分为3个AXI Interconnect，每个AXI Interconnect功能相对简单，管理的端口数也相对较少，不会增加太多的资源消耗。
上图标出的1,2区域是视频输入模块，可以由ARM配置选择哪一个输入。
3区域是sobel滤波模块。
4区域是HDMI输出模块。LOGICVC是第三方IP，相当于VID_OUT_AXIS（xilinx自带）+HDMI_OUT（比如ZedBoard山的ADV7511）
这篇关于关于UG925的一些东东的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
