佛脚--组原期末复习笔记（1）

计算机组成原理复习笔记

1.Chapter1:计算机的基本组成

1.1计算机系统的简介：

1. 计算机软件可以分为系统软件和应用软件：系统软件主要用来对计算机系统进行管理。系统软件包括操作系统、服务程序、数据库管理程序、各种语言处理程序、网络管理软件等。
2. 一个计算机的基本硬件组成概括为五个部分：运算器、控制器、存储器、输入系统、输出系统。

1.2 硬件介绍

1. 运算器：一般由一个算术逻辑单元（ALU）、若干个寄存器、一些状态标记和移位控制电路组成。算术逻辑运算单元进行算术运算或逻辑运算，寄存器用来暂存数据或运算的中间结果
2. 控制器：计算机最核心的部件。现代计算机一般把运算器和控制器集成在一个芯片上，称为中央处理器（CPU）。

控制器一般由程序计数器（PC）、指令寄存器（IR）、和控制单元组成。PC里面存放的是将要执行的指令地址，计算机根据这个地址将指令从存储器取出来进行分析和执行。PC是很重要的寄存器，他决定了指令执行的顺序，也决定了程序的执行顺序。PC具有自动加1的功能，因而可以自动形成下一条指令的地址，保证指令按顺序执行。

IR的作用就是存放当前已经从存储器取出的指令。指令在计算机中以二进制的形式进行存储于存储器中，是一个二进制串。二进制串的长度称为指令的字长。

指令的格式：一部分称为操作码，一部分称为操作数地址。操作码指明这条指令做什么操作，操作数的地址则指明参与操作的数或者这个数存储的地址

控制单元（CU）的作用是分析当前指令所需要完成的操作，发出各种控制信号来控制和协调各个部件协调工作，共同完成任务

1-4   控制单元的外特性

1. 主存储器：存储器的作用是存放将要执行的程序以及程序运行时所使用的数据。计算机中只要能存储二进制信息的都可以叫做存储器

主存储器一般由存储体、存储器地址寄存器（MAR）、地址译码电路、驱动电路、读写控制电路等组成，有可能还会有存储器数据（MDR）

1-5   存储器的构成

存储体用来存储程序和数据，存储体包含许多存储单元，每个存储单元包含若干个内存单元。每个存储元存放一个二进制位“0”或“1”,所以以一个存储元可以存储若干个二进制位，也就是一个二进制串。二进制串的位数也称为存储字长。每个存储单元都有一个地址。

MAR用来存储存储单元的地址。凡是要访问（读或者写）存储器的一个存储单元，就需要将该存储单元的地址赋给MAR。

MDR用来暂存从存储器读出或者向存储器写入信息。（不是每个计算机系统的存储器都会设置MDR,如果该计算机系统存在其他的暂存数据的部件，可以不设置该寄存器）

1. 输入/输出系统：一般把CPU和主存储器合称为主机
2. 总线的分类：
   1. 并行总线和串行总线（按照总线的传输方式划分）
      1. 所谓并行总线就是指通过该总线可以同时传输多个二进制位数据。能够同时传输的数据位数，即传输数据线的条数称为总线的宽度。总线宽度有8位、16位、32位、64位等
      2. 所谓串行总线是指通过总线在某个时刻只能传输一个二进制位的数据。串行总线用于传输的数据线只有一条或者两条，一条数据线在某一时刻只能实现单方向的一位数据传输。因此串行总线又可分为单工数据线、半全工数据线或全双工数据线。
         1. 单工数据线是指串行总线只有一条数据线，只允许向一个方向传输数据。
         2. 半全工数据线也是一条数据线，可以允许双向的数据传送，但某个特定时刻只允许向一个方向传送数据。
         3. 全双工的串行总线有两条数据线。因此允许向两个方向同时传送一位数据。

1. 片内总线、系统总线、通信总线（按照总线所处的位置或连接部件的不同）
   1. 片内总线是指一个芯片内部的总线，如CPU内部各个部件连接的总线。CPU内部各个寄存器之间、寄存器与ALU之间的总线都属于片内总线。
   2. 系统总线是指CPU、主存储器、各个I/O接口等之间连接的总线。根据他们传输的信息不同，可以把它们分为数据总线、地址总线和控制总线。
      1. 数据总线：用来传输数据，其数据总线的条数称为总线的宽度，总线的宽度一般与计算机的字长有关一般有8位、16位、32位、64位。总线的宽度越大，一次传输的二进制的位数也就越多，传输能力越强。
      2. 地址总线：用来传输存储器的存储单元的地址或者I/O接口的地址。地址一般由CPU通过地址总线发送到存储器或I/O接口，因此地址总线都是单向传输。地址总线的位数（即有多少条地址线）与存储器存储单元的个数或者I/O接口中端口的个数有关。他们之间一般存在2^n。如地址线为20条，则对应的存储单元的个数为2^20个。
      3. 控制总线：用来传输控制信号，他是多条控制线的总称。
      4. 通信总线：是指计算机系统与计算机系统或者其它系统之间的通信。

1.3 总线结构

1. 通过系统总线将CPU、主存储器和外设连接起来有多种结构形式，称为总线结构，可分为：单总线结构和多总线结构。
   1. 单总线结构：单总线结构就是将CPU、主存储器和I/O设备连接在一组总线上
      1. 优缺点：形式结构简单，但所有部件共同使用这一条总线传输信息，容易发生总线的竞争，形成计算机系统的瓶颈。这种结构 一般用于功能简单的小型计算机系统。

1. 多总线结构：多总线结构就是计算机系统中有两条或者更多的总线，而不是只有一条总线。

存储器和I/O接口之间存在一条DMA（直接存储器访问）总线。DMA方式允许在存储器和I/O接口之间不通过CPU直接传输数据，从而可以解放CPU，使CPU在DMA传输的同时可以同时处理其他任务。

1. 总线控制方式：通常有串行链接方式，定时查询费方式和独立请求方式
   1. 串行链接方式：在串行链接方式下，总线使用权的分配通过3根控制线来实现：总线允许、总线请求和总线忙信号。

特点：这种方式使用总线的优先次序完全由总线所接部件的物理位置来决定，离总线控制器越近的部件其总线使用权的优先级越高，越远的部件优先级别越低。

优缺点：优点是总线裁决算法简单，用于控制总线分配的线数很少，与挂接在总线上的部件的数量无关，易于扩充设备。但这种方式由于优先级是固定的，灵活性差，不能由软件改变优先级。如果级别高的部件频繁使用总线时，优先级低的部件可能很久的不到响应。限制了总线分配的速度。对硬件的失效很敏感。在总线上增加、去除或移动部件也要受到总线长度的限制。

1. 1. 定时查询方式：原理是在总线控制器中设置一个查询计数器。由控制器轮流地对各部件进行测试，看其是否发出总线请求。当总线控制器收到申请总线的信号后，计数器开始计数，如果申请部件的编号与计数器输出一致，则计数器停止计数，该部件可以获得总线使用权，并建立总线忙信号。然后开始总线操作。

计数器的值可以每次从“0”开始计数，这时部件的优先级类似于串行链接方式；如果计数器的值每次从上次的中止点开始计数，则是一种循环优先级，每个部件获得总线使用权的机会均相等。

优缺点：查询方式是用计数查询线代替了串行链接方式的总线可用信号线，这样不会因某个部件的故障而影响其他部件获得总线的使用权，可靠性较高。但查询线的数目限制了总线上可挂接的部件数目，扩充性较差，而且控制较为复杂，总线的分配速度取决于计数信号的频率和部件数，速度仍然不会很高。

1. 1. 独立请求方式：每个部件都有各自的一对总线请求线和总线允许线，各部件可以独立地向控制器发出总线请求，总线忙信号线是所有部件公用的。

优缺点：这种方式的总线分配速度快，各模块优先级的确定灵活，既可以采用优先级固定法，也可以通过程序改变优先次序，还可以通过屏蔽禁止某个请求，不响应来自已知失效或可能失效的部件发出的请求，但这是以增加控制总线控制器的复杂性和控制线的数目为代价的。