msp430时钟系统手册翻译

2023-11-12 00:20

本文主要是介绍msp430时钟系统手册翻译,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

转:http://home.eeworld.com.cn/my/space-uid-1119911-blogid-727346.html

MSP430产品能做到超低功耗主要得益于对时钟的严谨设计,在所有MSP430产品中,总共有以下几种时钟类型:

  • MCLK : Master Clock,MCU主时钟,决定着CPU,CRC等运行的速度。
  • SMCLK:Subsystem Master Clock,子系统时钟,这个时钟总是由MCLK分频得到,可以是1、2、4、8等分频,与MCLK属于同步时钟,主要可用于常规外设的时钟源。
  • ACLK:Auxiliary clock,辅助时钟,可以由XT1CLK(外部时钟)或REFCLK(内部时钟)产生,这个时钟频率必须在32KHz左右,最常规的应该在32768Hz,不能超过40KHz。
  • VLOCLK:Internal very-low-power low-frequency oscillator,内部超低功耗低频率时钟,频率10KHz,精度比较低:50%。
  • MODCLK:Internal high-frequency oscillator,内部高频率时钟,频率5MHz,精度10%。
  • XT1CLK:外部时钟,一般分为两种:LFXT(低频率32768Hz)和HFXT(高频率 <16Mhz)。
  • DCOCLK:  Internal digitally controlled oscillator,内部数字控制时钟,DCO一般和FLL(锁频环)相结合,可以实现频率的倍增,比如:输入32768KHz,倍频后可实现16MHz。
  • REFCLK:Internal trimmed low-frequency oscillator,内部参考时钟,频率32768Hz。

因为MSP430产品有很多种类,因此并不会包含上述所描述的所有时钟资源,具体请参考芯片资料:datasheet和user guide。

 

如上图所示,是FR2xx/4xx系列的两种时钟:基本时钟模型和增强始终模型,基本时钟模型最大可实现16MHz的频率,而增强型可以达到24MHz的频率,同时增强型时钟可以对频率进行更加深入的划分,下面我们以MSP430FR2311为例来描述一下如何使用寄存器对时钟模型进行操作,以实现自己想要的MCLK频率。

上图为MSP430FR2311内部时钟频率的结构图,从图中可以看到,可以接一个外部时钟(XT1)。接入晶振频率位32768Hz(最大不能超过40KHz)。

内部有一个REFO参考时钟,频率是32768Hz,精度在5%左右,因此在一般使用情况下,内部REFO时钟就已经够用,无需接外部晶振。当然,如果连接外部晶振使用的话,精度会比内部时钟更高。

MSP430FR2311内部还集成了一个10KHz的VLO时钟。

从图中看到SMCLK必须从MCLK分频得到,也就是说MCLK和SMCLK是同步的,但是在其他比如F系列MCU中就可能存在异步模型,因此具体时钟模型,请查看每个芯片的datasheet。

 

下面我们看一下如何操作时钟模块的寄存器来实现对时钟的配置:

First :在没配置时钟情况下,MCLK频率默认 : 1MHz

从下图可以看出,时钟模块总共有9个寄存器,CSCTL0 – CSCTL8,下面对这九个寄存器进行详细描述:

  1. CSCTL0

CSCTL0寄存器里有两个参数,MOD和DCO,MOD指的是调制位计数器,DCO指的是        Tap寄存器,听起来很陌生,熟悉起来其实很简单,这需要从FLL内部原理说起:

FLL :Frequency  Locked  Loop, 频率锁定环,首先是一个环形结构,如下图所示,一个参考频率,一个反馈频率,当然还需要一个设定的频率,从而形成闭环:

问题来了,我怎么设定频率呢,FLL怎么控制最后锁定的频率呢,这时候就需要DCO和MOD来实现了,DCO实现微调,MOD实现精调,可以看到DCO是9bits,也就是0 – 512,因此可以根据这个数来定位FLL的频率,比如0代表10MHz,512代表12MHz,这时你会发现,这样的话精度就比较低,也就是2/512,那么如果我想设置15.99999999999MHz呢,这就需要进一步细分了,就有了MOD的出现,下面公式可以很清楚的看到MOD的作用,在DCO的两个临近的频率再进行32细分,这样就可以增加时钟锁定的精度。MOD功能可以关闭,给MOD写0即可。

看起来锁定一个频率还需要计算等等,实际使用起来呢? 并不需要写这两个寄存器,FLL内部会自动调整,我们需要设置的是FLLn寄存器,再后面寄存器中会描述。

  1. CSCTL1

CSCTL1寄存器里有四个参数,首先第一个和第二个:DCOFTRIMEN和DCOFTRIM,这两个参数是对FLL频率的一次粗调,在粗调时候,DCO会进行第二步调整。

DCORSEL是对FLL期望频率的选择,本质上这些震荡时钟内部都是LC振荡器,因此需要先给这个振荡器设置一下基本参数,也就是震荡范围,然后再进行期望频率的锁定,配平。

DISMOD:FLL模块的使能参数,1使能(默认),0失能。

 

  1. CSCTL2

               CSCTL2寄存器里只有两个参数,用来设定FLL的频率,具体公式如下图所示:

               TI对这两个参数的建议是,先将DCOCLK频率设置成最高,即16MHz,然后再通过FLLD 进行分频后使用。

  1. CSCTL3

CSCTL3寄存器里有三个参数:REFOLP, SELREF, FLLREFDIV

REFOLP:REFO时钟低功耗模式控制寄存器,当写1时,进入低功耗模式,写0时,失能低功耗模式,默认状态0.

SELREF: FLL时钟源选择:可以是XT1CLK或REFOCLK

FLLREFDIV:参考时钟分频设置,对于XT1仅能接32768Hz晶振的模型,不分频,这个寄存器没用,对于可以外接高速晶振时,分频后再接入FLL作为参考时钟。

 

  1. CSCTL4

CSCTL4寄存器有两个参数,分别对MCLK/SMCLK,ACLK时钟源进行选择,配置祥情如下:

 

  1. CSCTL5

 

CSCTL5寄存器包含四个参数,VLOAUTOOFF是设置VLO时钟再不使用状态下是否会自动关闭的参数,写1时(默认也就是1),再不使用VLO时钟时,会自动关闭,为什么要关闭呢,低功耗呀!!!!

SMCLKOFF:控制着SMCLK时钟的开关,默认0:开启SMCLK时钟。

剩下两个参数时对MCLK和SMCL的分频设置,具体如下:

 

  1. CSCTL6

 

CSCTL6寄存器里有参数比较多,第一个XT1FAULTOFF(13bit,UG中忘记描述了)可以控制当XT1故障时自动切换ACLK时钟源位内部REFO,默认0:使能。

DIVA是对ACLK时钟源的分频,具体如下:

XT1BYPASS:这个参数用来设置输入时钟的类型,如果用晶振的话,则是内部去震荡这个晶振达到晶振的固有频率做为使用,当然也可以直接输入一个方波作为MCU时钟源,这种模式便是BYPASS模式,此模式下,XT1IN引脚输入方波即可,XT1OUT一般接GND。

默认0:接晶振,设置1:接方波信号。

其他参数直接默认即可,使用意义不大。

  1. CSCTL7

 

CSCTL7寄存器里的数据直接默认即可,基本不需要设置,很多情况下用于调试查找问题作为标志使用,详情去看User Guide。

  1. CSCTL8

             CSCTL8寄存器里包含的是MOD,SMCLK,MCLK,ACLK的Request使能,直接默认即可,会失能MOD,使能MCLK,SMCLK和ACLK。

这篇关于msp430时钟系统手册翻译的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/393814

相关文章

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

基于人工智能的图像分类系统

目录 引言项目背景环境准备 硬件要求软件安装与配置系统设计 系统架构关键技术代码示例 数据预处理模型训练模型预测应用场景结论 1. 引言 图像分类是计算机视觉中的一个重要任务,目标是自动识别图像中的对象类别。通过卷积神经网络(CNN)等深度学习技术,我们可以构建高效的图像分类系统,广泛应用于自动驾驶、医疗影像诊断、监控分析等领域。本文将介绍如何构建一个基于人工智能的图像分类系统,包括环境

水位雨量在线监测系统概述及应用介绍

在当今社会,随着科技的飞速发展,各种智能监测系统已成为保障公共安全、促进资源管理和环境保护的重要工具。其中,水位雨量在线监测系统作为自然灾害预警、水资源管理及水利工程运行的关键技术,其重要性不言而喻。 一、水位雨量在线监测系统的基本原理 水位雨量在线监测系统主要由数据采集单元、数据传输网络、数据处理中心及用户终端四大部分构成,形成了一个完整的闭环系统。 数据采集单元:这是系统的“眼睛”,

第10章 中断和动态时钟显示

第10章 中断和动态时钟显示 从本章开始,按照书籍的划分,第10章开始就进入保护模式(Protected Mode)部分了,感觉从这里开始难度突然就增加了。 书中介绍了为什么有中断(Interrupt)的设计,中断的几种方式:外部硬件中断、内部中断和软中断。通过中断做了一个会走的时钟和屏幕上输入字符的程序。 我自己理解中断的一些作用: 为了更好的利用处理器的性能。协同快速和慢速设备一起工作

嵌入式QT开发:构建高效智能的嵌入式系统

摘要: 本文深入探讨了嵌入式 QT 相关的各个方面。从 QT 框架的基础架构和核心概念出发,详细阐述了其在嵌入式环境中的优势与特点。文中分析了嵌入式 QT 的开发环境搭建过程,包括交叉编译工具链的配置等关键步骤。进一步探讨了嵌入式 QT 的界面设计与开发,涵盖了从基本控件的使用到复杂界面布局的构建。同时也深入研究了信号与槽机制在嵌入式系统中的应用,以及嵌入式 QT 与硬件设备的交互,包括输入输出设

JAVA智听未来一站式有声阅读平台听书系统小程序源码

智听未来,一站式有声阅读平台听书系统 🌟&nbsp;开篇:遇见未来,从“智听”开始 在这个快节奏的时代,你是否渴望在忙碌的间隙,找到一片属于自己的宁静角落?是否梦想着能随时随地,沉浸在知识的海洋,或是故事的奇幻世界里?今天,就让我带你一起探索“智听未来”——这一站式有声阅读平台听书系统,它正悄悄改变着我们的阅读方式,让未来触手可及! 📚&nbsp;第一站:海量资源,应有尽有 走进“智听

【区块链 + 人才服务】可信教育区块链治理系统 | FISCO BCOS应用案例

伴随着区块链技术的不断完善,其在教育信息化中的应用也在持续发展。利用区块链数据共识、不可篡改的特性, 将与教育相关的数据要素在区块链上进行存证确权,在确保数据可信的前提下,促进教育的公平、透明、开放,为教育教学质量提升赋能,实现教育数据的安全共享、高等教育体系的智慧治理。 可信教育区块链治理系统的顶层治理架构由教育部、高校、企业、学生等多方角色共同参与建设、维护,支撑教育资源共享、教学质量评估、

软考系统规划与管理师考试证书含金量高吗?

2024年软考系统规划与管理师考试报名时间节点: 报名时间:2024年上半年软考将于3月中旬陆续开始报名 考试时间:上半年5月25日到28日,下半年11月9日到12日 分数线:所有科目成绩均须达到45分以上(包括45分)方可通过考试 成绩查询:可在“中国计算机技术职业资格网”上查询软考成绩 出成绩时间:预计在11月左右 证书领取时间:一般在考试成绩公布后3~4个月,各地领取时间有所不同

系统架构师考试学习笔记第三篇——架构设计高级知识(20)通信系统架构设计理论与实践

本章知识考点:         第20课时主要学习通信系统架构设计的理论和工作中的实践。根据新版考试大纲,本课时知识点会涉及案例分析题(25分),而在历年考试中,案例题对该部分内容的考查并不多,虽在综合知识选择题目中经常考查,但分值也不高。本课时内容侧重于对知识点的记忆和理解,按照以往的出题规律,通信系统架构设计基础知识点多来源于教材内的基础网络设备、网络架构和教材外最新时事热点技术。本课时知识

计算机毕业设计 大学志愿填报系统 Java+SpringBoot+Vue 前后端分离 文档报告 代码讲解 安装调试

🍊作者:计算机编程-吉哥 🍊简介:专业从事JavaWeb程序开发,微信小程序开发,定制化项目、 源码、代码讲解、文档撰写、ppt制作。做自己喜欢的事,生活就是快乐的。 🍊心愿:点赞 👍 收藏 ⭐评论 📝 🍅 文末获取源码联系 👇🏻 精彩专栏推荐订阅 👇🏻 不然下次找不到哟~Java毕业设计项目~热门选题推荐《1000套》 目录 1.技术选型 2.开发工具 3.功能