hc32f460时钟配置的学习

2023-11-03 04:31
文章标签 配置 时钟 学习 hc32f460

本文主要是介绍hc32f460时钟配置的学习，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

        首先是 时钟系统图

        

         整个系统框图,本次要配置的是外部高速振荡器(12Mhz)晶振,因此只关注左上角部分的配置.

         外部振荡器配置位置

        

     

        Xtal_in:高速振荡器输入                Xtal32_in: 低速32k振荡器输入

        说一下配置流程(12M晶振为例):

        A.  XTAL_IN外接12M晶振,  系统选择外部晶振,需要初始化外部晶振:   

    stc_clk_xtal_cfg_t stcXtalCfg;	        /* 高速外部振荡器 *//* 外部高速振荡器初始化 */MEM_ZERO_STRUCT(stcXtalCfg);stcXtalCfg.enMode = ClkXtalModeOsc;	    /* 配置振荡器 */stcXtalCfg.enDrv = ClkXtalLowDrv;		/* 12M晶振属于低速驱动能力 */stcXtalCfg.enFastStartup = Enable;		/* 使能快速启动 */CLK_XtalConfig(&stcXtalCfg);			/* 配置参数 */CLK_XtalCmd(Enable);				    /* 使能振荡器 */

        B.  对于内部的sram也需要进行配置(主要参考手册):

 

         配置方式如下:

    stc_sram_config_t       stcSramConfig;/* sRam配置 *//* sram */stcSramConfig.u8SramIdx = Sram12Idx | Sram3Idx | SramHsIdx | SramRetIdx;stcSramConfig.enSramRC = SramCycle2;     /* 等待周期 参考上图表8-1 */stcSramConfig.enSramWC = SramCycle2;/*参考: 8.2.3 SRAM 校验控制寄存器（ SRAM_CKCR）   若1位错误,ECC纠错, 产生1位错误标志,产生中断/复位若2位错误,ECC检错, 产生2位错误标志,产生中断/复位 */stcSramConfig.enSramEccMode = EccMode3; /* 校验模式选择 */stcSramConfig.enSramEccOp = SramNmi;    /* ecc校验失败不产生NMI中断*/stcSramConfig.enSramPyOp = SramNmi;     /*奇偶校验出错后不产生NMI中断 */SRAM_Init(&stcSramConfig);		        /* SRAM初始化 */EFM_Unlock();		                    /* 解锁flash配置寄存器 *//* 配置延迟周期(参考表3),这个参数跟HCLK配置频率有关系 */EFM_SetLatency(EFM_LATENCY_5); EFM_Lock();		                        /* 上锁 */

        C.  配置PLL(VCO倍频后输出) 

计算方式:
1. 输入晶振频率/分频系数 *倍频系数  得到PLL时钟源(VCO)
2. PLL再进行分频MPLL:用于cpu,io及外设i2c等uPLL: 主要用于usb外设
                PLL        qPLL        pPLL        rPLL
                MPLL

MqPLL

MpPLL

MrPLL

                UPLL

UqPLL

UpPLL

MrPLL

计算12M晶振输出:计算公式:PLL(VCO)= xtal(12)/ pllmDiv(3) * plln(100) = 400M晶振输入频率12M先进行分频,得到稳定的4M然后倍频到400MHz,然后在进行分频给p,q,r;

代码配置如下:      

    stc_clk_mpll_cfg_t      stcMpllCfg;	        /* MPLL 倍频/分频器 配置 *//* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 200M). *//* 分频系数  (12M)晶振频率/(3)mdiv*(100)plln = MPLL频率 400MHz  */stcMpllCfg.pllmDiv = 3ul;    stcMpllCfg.plln =	100ul;		        /* 倍频系数 *100 = 400M *//* MPLL_P 分频系数  MPLL频率/p =  MPLL_P频率 200MHz */stcMpllCfg.PllpDiv = 2ul;	/* MPLL_Q 分频系数  MPLL频率/q =  MPLL_Q频率 200MHZ */stcMpllCfg.PllqDiv = 2ul;	/* MPLL_R 分频系数  MPLL频率/r =  MPLL_R频率 200MHZ */stcMpllCfg.PllrDiv = 2ul;	  CLK_SetPllSource(ClkPllSrcXTAL);	    /* 配置时钟源 外部高速振荡器 */CLK_MpllConfig(&stcMpllCfg);	        /* 配置MPLL参数 *//* 使能MPLL. */CLK_MpllCmd(Enable);

  然后是配置系统时钟源:

        stc_clk_sysclk_cfg_t    stcSysClkCfg; /* 系统时钟 *//* 系统时钟配置 */MEM_ZERO_STRUCT(stcSysClkCfg);/* 12M/2  *100 = 400M(PLL) */stcSysClkCfg.enHclkDiv = ClkSysclkDiv2;	/* 200M  ,max 200MHz */stcSysClkCfg.enExclkDiv = ClkSysclkDiv4;/*  100M ,max 100MHz */stcSysClkCfg.enPclk0Div = ClkSysclkDiv4;/*  100M ,max 100MHz */stcSysClkCfg.enPclk1Div = ClkSysclkDiv8;/*  50M ,max 60MHz 	*/stcSysClkCfg.enPclk2Div = ClkSysclkDiv8;/*  50M ,max 50MHz 	*/stcSysClkCfg.enPclk3Div = ClkSysclkDiv4;/*  100M ,max 100MHz */stcSysClkCfg.enPclk4Div = ClkSysclkDiv4;/*  100M ,max 100MHz */CLK_SysClkConfig(&stcSysClkCfg);

配置要根据手册进行配置 比例不对会出现 配置成功,烧录后不可用!

关于总线时钟配置参考文档如下:

        

 

 

         这里是 pll(VCO)进行倍频分频相关参数设置:    

                a. 输入晶振分频系数: 1~24

                b. 倍频系数: 20~480

                c. 倍频后输出频率: 240M~480M之间 超范围会异常

                d. P,Q,R(pll)分频系数:2~16

                e. upll与mpll配置方式一样

        上面得到了所需最大频率,实际还需要对系统时钟进行配置具体的频率:

         参考上图中关于 时钟的最大频率范围 我们能得到自己所需的分频系数:

enHclkDiv: HCLK时钟 max 200MHZ
enExclkDiv:EXCLK时钟 max100Mhz
enPclk0Div: EXCLK时钟 max100Mhz
enPclk1Div: EXCLK时钟 max50Mhz
enPclk2Div: EXCLK时钟 max50Mhz
enPclk3Div: EXCLK时钟 max100Mhz
enPclk4Div: EXCLK时钟 max100Mh
在之前配置Mpll的时候 我们配置到了400Mhz

总线

MPLL = 400MHz/分频系数

分频后频率

HCLK

2

200Mhz

PCLK0

2

200Mhz

PCLK1

4

100Mhz

PCLK2

8

50Mhz

PCLK3

8

50Mhz

PCLK4

4

100Mhz

EXCLK

4

100Mhz

        这里虽然配置好了 还需要注意文档中关于频率比例问题:

         按照上述操作下来配置时钟基本上没有问题.注意一点就是PLL(VCO)倍频以后需要在输出范围内.

EX:

        下面举个例子说明一下,自己的错误配置:

        

以下是错误示范,请勿直接使用代码12M外部输入晶振MPLL:mPLL=12M/3* 42 = 168MhzMPLL 分频参数:  3MPLL 倍频参数:  42然后PQR使用2分频 得到 84MHz

        配置系统时钟(错误配置示例):

总线

MPLL = 168MHz/分频系数

分频后频率

HCLK

1

168Mhz

PCLK0

1

168Mhz

PCLK1

2

84Mhz

PCLK2

4

42Mhz

PCLK3

4

42Mhz

PCLK4

2

100Mhz

EXCLK

2

84Mhz

        上述配置也是按照文档中的要求系数配置但是实际中是不工作的.

最终发现配置出错原因, PLL(VCO)输出频率不在输出范围内(240M-480M).

        修正参数如下:

     此处是修正代码(可以正常使用)12M外部输入晶振MPLL:mPLL=12M/3* 84 = 338MhzMPLL 分频参数:  3MPLL 倍频参数:  84然后PQR使用2分频 得到 168MHz

        配置系统时钟:

总线

MPLL = 168MHz/分频系数

分频后频率

HCLK

2

168Mhz

PCLK0

2

168Mhz

PCLK1

4

84Mhz

PCLK2

8

42Mhz

PCLK3

8

42Mhz

PCLK4

4

84Mhz

EXCLK

4

84Mhz

        此时系统正常跑起来了! 

        修改系统时钟时需要对EFM做对应修改:

    关于sram部分的修改这里没有继续写出,参考 sram延迟周期即可(根据运行频率选择对应等待周期即可)    EFM_Unlock();EFM_SetLatency(EFM_LATENCY_4);/* 对应HCLK主频 */EFM_Lock();

这样配置以后代码跑起来没什么问题了.

续:

还没完(这里贴出三种配置时钟方案):

方案一:

void system_clk_init(void) /* 12M晶振, 3分频 84倍频输出 PLL(VCO)== 336M */
{stc_clk_sysclk_cfg_t    stcSysClkCfg;   /* 系统时钟 */stc_clk_xtal_cfg_t stcXtalCfg;	        /* 高速外部振荡器 */stc_clk_xtal32_cfg_t stcXtal32Cfg;      /* 外部低速振荡器 */stc_clk_mpll_cfg_t      stcMpllCfg;	    /* MPLL 倍频/分频器  */stc_sram_config_t       stcSramConfig;  /* sRam配置 *//* 系统时钟配置 HCLK 168M */MEM_ZERO_STRUCT(stcSysClkCfg);/* 12M/2 =6M *56 = 336M(PLL) */stcSysClkCfg.enHclkDiv = ClkSysclkDiv2;	/* 168M  ,max 200MHz */stcSysClkCfg.enExclkDiv = ClkSysclkDiv4;/*  84M ,max 100MHz */stcSysClkCfg.enPclk0Div = ClkSysclkDiv2;/*  168M ,max 200MHz */stcSysClkCfg.enPclk1Div = ClkSysclkDiv4;/*  84M ,max 100MHz 	*/stcSysClkCfg.enPclk2Div = ClkSysclkDiv8;/*  42M ,max 60MHz 	*/stcSysClkCfg.enPclk3Div = ClkSysclkDiv8;/*  42M ,max 50MHz */stcSysClkCfg.enPclk4Div = ClkSysclkDiv4;/*  84M ,max 100MHz */CLK_SysClkConfig(&stcSysClkCfg);/* 外部高速振荡器初始化 */MEM_ZERO_STRUCT(stcXtalCfg);stcXtalCfg.enMode = ClkXtalModeOsc;			/* 配置振荡器 */stcXtalCfg.enDrv = ClkXtalLowDrv;			/* 12M晶振属于低速驱动能力 */stcXtalCfg.enFastStartup = Enable;			/* 使能快速启动 */CLK_XtalConfig(&stcXtalCfg);				/* 配置参数 */CLK_XtalCmd(Enable);						/* 使能振荡器 *//* 外部低速振荡器初始化 */MEM_ZERO_STRUCT(stcXtal32Cfg);stcXtal32Cfg.enDrv  = ClkXtal32MidDrv;	stcXtal32Cfg.enFilterMode = ClkXtal32FilterModeFull;CLK_Xtal32Config(&stcXtal32Cfg);CLK_Xtal32Cmd(Disable);                     /* 未使用禁用掉 *//* 配置sram及PLL */MEM_ZERO_STRUCT(stcMpllCfg);MEM_ZERO_STRUCT(stcSramConfig);/* sram */stcSramConfig.u8SramIdx = Sram12Idx | Sram3Idx | SramHsIdx | SramRetIdx;stcSramConfig.enSramRC = SramCycle2;stcSramConfig.enSramWC = SramCycle2;/*  若1位错误,ECC纠错, 产生1位错误标志,产生中断/复位若2位错误,ECC检错, 产生2位错误标志,产生中断/复位 */stcSramConfig.enSramEccMode = EccMode3; stcSramConfig.enSramEccOp = SramNmi;stcSramConfig.enSramPyOp = SramNmi;SRAM_Init(&stcSramConfig);EFM_Unlock();EFM_SetLatency(EFM_LATENCY_4);EFM_Lock();/* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 168M). *//* 分频系数  (12M)晶振频率/(3)mdiv*(84)plln = MPLL频率 336MHz  */stcMpllCfg.pllmDiv = 3ul; stcMpllCfg.plln =	84ul;		/* 倍频系数 *100 = 336M */stcMpllCfg.PllpDiv = 2ul;	/* MPLL_P 分频系数  MPLL频率/p =  MPLL_P频率 168MHz */stcMpllCfg.PllqDiv = 2ul;	/* MPLL_Q 分频系数  MPLL频率/q =  MPLL_Q频率 168MHZ */stcMpllCfg.PllrDiv = 2ul;	/* MPLL_R 分频系数  MPLL频率/r =  MPLL_R频率 168MHZ */CLK_SetPllSource(ClkPllSrcXTAL);	/* 配置时钟源 外部高速振荡器 */CLK_MpllConfig(&stcMpllCfg);	    /* 配置MPLL参数 *//* Enable MPLL. */CLK_MpllCmd(Enable);if(SystemCoreClock > CLK_HP_FREQ /* 168M */){CLK_SetSysClkSource(CLKSysSrcMPLL);}else if( SystemCoreClock < CLK_HS_FREQ /* 8M */){PWC_LS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}else{PWC_HS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}
}

方案二:

void system_clk_init(void) /* 12M晶振, 3分频 100倍频输出 PLL(VCO)== 400M */
{stc_clk_sysclk_cfg_t    stcSysClkCfg;   /* 系统时钟 */stc_clk_xtal_cfg_t stcXtalCfg;	        /* 高速外部振荡器 */stc_clk_xtal32_cfg_t stcXtal32Cfg;      /* 外部低速振荡器 */stc_clk_mpll_cfg_t      stcMpllCfg;	    /* MPLL 倍频/分频器  */stc_sram_config_t       stcSramConfig;  /* sRam配置 *//* 系统时钟配置 HCLK 200M */MEM_ZERO_STRUCT(stcSysClkCfg);/* 12M/2 =6M *56 = 336M(PLL) */stcSysClkCfg.enHclkDiv = ClkSysclkDiv2;	/* 200M  ,max 200MHz */stcSysClkCfg.enExclkDiv = ClkSysclkDiv4;/* 100M ,max 100MHz */stcSysClkCfg.enPclk0Div = ClkSysclkDiv2;/* 200M ,max 200MHz */stcSysClkCfg.enPclk1Div = ClkSysclkDiv4;/* 100M ,max 100MHz 	*/stcSysClkCfg.enPclk2Div = ClkSysclkDiv8;/* 50M ,max 60MHz 	*/stcSysClkCfg.enPclk3Div = ClkSysclkDiv8;/* 50M ,max 50MHz */stcSysClkCfg.enPclk4Div = ClkSysclkDiv4;/* 100M ,max 100MHz */CLK_SysClkConfig(&stcSysClkCfg);/* 外部高速振荡器初始化 */MEM_ZERO_STRUCT(stcXtalCfg);stcXtalCfg.enMode = ClkXtalModeOsc;			/* 配置振荡器 */stcXtalCfg.enDrv = ClkXtalLowDrv;			/* 12M晶振属于低速驱动能力 */stcXtalCfg.enFastStartup = Enable;			/* 使能快速启动 */CLK_XtalConfig(&stcXtalCfg);				/* 配置参数 */CLK_XtalCmd(Enable);						/* 使能振荡器 *//* 外部低速振荡器初始化 */MEM_ZERO_STRUCT(stcXtal32Cfg);stcXtal32Cfg.enDrv  = ClkXtal32MidDrv;	stcXtal32Cfg.enFilterMode = ClkXtal32FilterModeFull;CLK_Xtal32Config(&stcXtal32Cfg);CLK_Xtal32Cmd(Disable);                     /* 未使用禁用掉 *//* 配置sram及PLL */MEM_ZERO_STRUCT(stcMpllCfg);MEM_ZERO_STRUCT(stcSramConfig);/* sram */stcSramConfig.u8SramIdx = Sram12Idx | Sram3Idx | SramHsIdx | SramRetIdx;stcSramConfig.enSramRC = SramCycle2;stcSramConfig.enSramWC = SramCycle2;/*  若1位错误,ECC纠错, 产生1位错误标志,产生中断/复位若2位错误,ECC检错, 产生2位错误标志,产生中断/复位 */stcSramConfig.enSramEccMode = EccMode3; stcSramConfig.enSramEccOp = SramNmi;stcSramConfig.enSramPyOp = SramNmi;SRAM_Init(&stcSramConfig);EFM_Unlock();EFM_SetLatency(EFM_LATENCY_5);EFM_Lock();/* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 200M). *//* 分频系数  (12M)晶振频率/(3)mdiv*(100)plln = MPLL频率 400MHz  */stcMpllCfg.pllmDiv = 3ul; stcMpllCfg.plln =	100ul;	/* 倍频系数 *100 = 400M */stcMpllCfg.PllpDiv = 2ul;	/* MPLL_P 分频系数  MPLL频率/p =  MPLL_P频率 200MHz */stcMpllCfg.PllqDiv = 2ul;	/* MPLL_Q 分频系数  MPLL频率/q =  MPLL_Q频率 200MHZ */stcMpllCfg.PllrDiv = 2ul;	/* MPLL_R 分频系数  MPLL频率/r =  MPLL_R频率 200MHZ */CLK_SetPllSource(ClkPllSrcXTAL);	/* 配置时钟源 外部高速振荡器 */CLK_MpllConfig(&stcMpllCfg);	    /* 配置MPLL参数 *//* Enable MPLL. */CLK_MpllCmd(Enable);if(SystemCoreClock > CLK_HP_FREQ /* 168M */){CLK_SetSysClkSource(CLKSysSrcMPLL);}else if( SystemCoreClock < CLK_HS_FREQ /* 8M */){PWC_LS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}else{PWC_HS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}
}

      方案三:

        

void system_clk_init(void)
{stc_clk_sysclk_cfg_t    stcSysClkCfg; /* 系统时钟 */stc_clk_xtal_cfg_t stcXtalCfg;	/* 高速外部振荡器 */stc_clk_xtal32_cfg_t stcXtal32Cfg; /* 外部低速振荡器 */stc_clk_mpll_cfg_t      stcMpllCfg;	/* MPLL 倍频/分频器  */stc_sram_config_t       stcSramConfig;/* sRam配置 *//* 系统时钟配置 */MEM_ZERO_STRUCT(stcSysClkCfg);/* 12M/2 =6M *64 = 384M(PLL) */stcSysClkCfg.enHclkDiv = ClkSysclkDiv2;	/* 192M  ,max 200MHz 	*/stcSysClkCfg.enExclkDiv = ClkSysclkDiv4;/* 96M ,	max 100MHz 	*/stcSysClkCfg.enPclk0Div = ClkSysclkDiv2;/* 192M ,	max 200MHz 	*/stcSysClkCfg.enPclk1Div = ClkSysclkDiv4;/* 96M ,	max 100MHz 	*/stcSysClkCfg.enPclk2Div = ClkSysclkDiv8;/* 48M ,	max 60MHz 	*/stcSysClkCfg.enPclk3Div = ClkSysclkDiv8;/* 48M ,	max 50MHz 	*/stcSysClkCfg.enPclk4Div = ClkSysclkDiv4;/* 96M ,	max 100MHz 	*/CLK_SysClkConfig(&stcSysClkCfg);/* 外部高速振荡器初始化 */MEM_ZERO_STRUCT(stcXtalCfg);stcXtalCfg.enMode = ClkXtalModeOsc;			/* 配置振荡器 */stcXtalCfg.enDrv = ClkXtalLowDrv;				/* 12M晶振属于低速驱动能力 */stcXtalCfg.enFastStartup = Enable;			/* 使能快速启动 */CLK_XtalConfig(&stcXtalCfg);						/* 配置参数 */CLK_XtalCmd(Enable);										/* 使能振荡器 *//* 外部低速振荡器初始化 */MEM_ZERO_STRUCT(stcXtal32Cfg);stcXtal32Cfg.enDrv  = ClkXtal32MidDrv;	stcXtal32Cfg.enFilterMode = ClkXtal32FilterModeFull;CLK_Xtal32Config(&stcXtal32Cfg);CLK_Xtal32Cmd(Disable); /* 未使用禁用掉 *//* 配置sram及PLL */MEM_ZERO_STRUCT(stcMpllCfg);MEM_ZERO_STRUCT(stcSramConfig);/* sram */stcSramConfig.u8SramIdx = Sram12Idx | Sram3Idx | SramHsIdx | SramRetIdx;stcSramConfig.enSramRC = SramCycle2;stcSramConfig.enSramWC = SramCycle2;/*  若1位错误,ECC纠错, 产生1位错误标志,产生中断/复位若2位错误,ECC检错, 产生2位错误标志,产生中断/复位 */stcSramConfig.enSramEccMode = EccMode3; stcSramConfig.enSramEccOp = SramNmi;stcSramConfig.enSramPyOp = SramNmi;SRAM_Init(&stcSramConfig);EFM_Unlock();EFM_SetLatency(EFM_LATENCY_5);EFM_Lock();/* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 200M). */stcMpllCfg.pllmDiv = 2ul; /* 分频系数  (12M)晶振频率/(2)mdiv*(64)plln = MPLL频率 384MHz  */stcMpllCfg.plln =	64ul;   /* 倍频系数 *100 = 384M */stcMpllCfg.PllpDiv = 2ul;	/* MPLL_P 分频系数  MPLL频率/p =  MPLL_P频率 192MHz */stcMpllCfg.PllqDiv = 2ul;	/* MPLL_Q 分频系数  MPLL频率/q =  MPLL_Q频率 192MHZ */stcMpllCfg.PllrDiv = 2ul;	/* MPLL_R 分频系数  MPLL频率/r =  MPLL_R频率 192MHZ */CLK_SetPllSource(ClkPllSrcXTAL);	/* 配置时钟源 外部高速振荡器 */CLK_MpllConfig(&stcMpllCfg);	/* 配置MPLL参数 *//* Enable MPLL. */CLK_MpllCmd(Enable);if(SystemCoreClock > CLK_HP_FREQ /* 168M */){CLK_SetSysClkSource(CLKSysSrcMPLL);}else if( SystemCoreClock < CLK_HS_FREQ /* 8M */){PWC_LS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}else{PWC_HS2HP();CLK_SetSysClkSource(CLKSysSrcMPLL);}}

          修改晶振参数:

                 system_hc32f460keta.h中关于: 

#if !defined (XTAL_VALUE)#define XTAL_VALUE ((uint32_t)8000000) /*!< External high speed OSC freq. */
#endif

        默认使用8M,我们定义一个12M晶振参数即可:

#define XTAL_VALUE ((uint32_t)12000000) /*!< External high speed OSC freq. */#if !defined (XTAL_VALUE)#define XTAL_VALUE ((uint32_t)8000000) /*!< External high speed OSC freq. */
#endif

这篇关于hc32f460时钟配置的学习的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/335614。

相关文章

Spring Boot Maven 插件如何构建可执行 JAR 的核心配置

Spring Boot Maven 插件如何构建可执行 JAR 的核心配置

《SpringBootMaven插件如何构建可执行JAR的核心配置》SpringBoot核心Maven插件,用于生成可执行JAR/WAR,内置服务器简化部署,支持热部署、多环境配置及依赖管理... 目录前言一、插件的核心功能与目标1.1 插件的定位1.2 插件的 Goals（目标）1.3 插件定位1.4 核
阅读更多...
RabbitMQ消息总线方式刷新配置服务全过程

RabbitMQ消息总线方式刷新配置服务全过程

《RabbitMQ消息总线方式刷新配置服务全过程》SpringCloudBus通过消息总线与MQ实现微服务配置统一刷新,结合GitWebhooks自动触发更新,避免手动重启,提升效率与可靠性,适用于配... 目录前言介绍环境准备代码示例测试验证总结前言介绍在微服务架构中，为了更方便的向微服务实例广播消息，
阅读更多...
nginx 负载均衡配置及如何解决重复登录问题

nginx 负载均衡配置及如何解决重复登录问题

《nginx负载均衡配置及如何解决重复登录问题》文章详解Nginx源码安装与Docker部署,介绍四层/七层代理区别及负载均衡策略,通过ip_hash解决重复登录问题,对nginx负载均衡配置及如何... 目录一：源码安装：1.配置编译参数2.编译3.编译安装 二,四层代理和七层代理区别1.二者混合使用举例
阅读更多...
Java JDK1.8 安装和环境配置教程详解

Java JDK1.8 安装和环境配置教程详解

《JavaJDK1.8安装和环境配置教程详解》文章简要介绍了JDK1.8的安装流程,包括官网下载对应系统版本、安装时选择非系统盘路径、配置JAVA_HOME、CLASSPATH和Path环境变量,... 目录1.下载JDK2.安装JDK3.配置环境变量4.检验JDK官网下载地址：Java Downloads
阅读更多...
Linux下进程的CPU配置与线程绑定过程

Linux下进程的CPU配置与线程绑定过程

《Linux下进程的CPU配置与线程绑定过程》本文介绍Linux系统中基于进程和线程的CPU配置方法,通过taskset命令和pthread库调整亲和力,将进程/线程绑定到特定CPU核心以优化资源分配... 目录1 基于进程的CPU配置1.1 对CPU亲和力的配置1.2 绑定进程到指定CPU核上运行2 基于
阅读更多...
Spring Boot spring-boot-maven-plugin 参数配置详解(最新推荐)

Spring Boot spring-boot-maven-plugin 参数配置详解(最新推荐)

《SpringBootspring-boot-maven-plugin参数配置详解(最新推荐)》文章介绍了SpringBootMaven插件的5个核心目标（repackage、run、start... 目录一 spring-boot-maven-plugin 插件的5个Goals二 应用场景1 重新打包应用
阅读更多...
Java中读取YAML文件配置信息常见问题及解决方法

Java中读取YAML文件配置信息常见问题及解决方法

《Java中读取YAML文件配置信息常见问题及解决方法》：本文主要介绍Java中读取YAML文件配置信息常见问题及解决方法,本文给大家介绍的非常详细,对大家的学习或工作具有一定的参考借鉴价值,需要... 目录1 使用Spring Boot的@ConfigurationProperties2. 使用@Valu
阅读更多...
Jenkins分布式集群配置方式

Jenkins分布式集群配置方式

《Jenkins分布式集群配置方式》：本文主要介绍Jenkins分布式集群配置方式,具有很好的参考价值,希望对大家有所帮助,如有错误或未考虑完全的地方,望不吝赐教... 目录1.安装jenkins2.配置集群总结Jenkins是一个开源项目，它提供了一个容易使用的持续集成系统，并且提供了大量的plugin满
阅读更多...
SpringBoot线程池配置使用示例详解

SpringBoot线程池配置使用示例详解

《SpringBoot线程池配置使用示例详解》SpringBoot集成@Async注解,支持线程池参数配置（核心数、队列容量、拒绝策略等）及生命周期管理,结合监控与任务装饰器,提升异步处理效率与系统... 目录一、核心特性二、添加依赖三、参数详解四、配置线程池五、应用实践代码说明拒绝策略（Rejected
阅读更多...
SQL Server配置管理器无法打开的四种解决方法

SQL Server配置管理器无法打开的四种解决方法

《SQLServer配置管理器无法打开的四种解决方法》本文总结了SQLServer配置管理器无法打开的四种解决方法,文中通过图文示例介绍的非常详细,对大家的学习或者工作具有一定的参考学习价值,需要的... 目录方法一：桌面图标进入方法二：运行窗口进入检查版本号对照表php方法三：查找文件路径方法四：检查 S
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2