QSFP可插拔收发器接口电路规范

SFF委员会
SFF-8436
QSFP + 4X 10 Gb / s可插拔收发器规范
Rev 4.9 2018年8月31日

**摘要：**该规范定义了可插拔Quad SFP +模块/直接连接电缆插头和连接器的电气（铜）、光学和机械特性。本规范旨在通过添加对10 Gb/s数据速率的支持和机械规范的更新来取代INF-8438。

7、管理接口
7.1、简介
管理接口(已经在GBIC、SFP和XFP等其他形状因子中广泛使用)是为了使用户能够灵活地使用模块而指定的。为了采用多通道模块的使用，对规范进行了更改。一些时序要求对于多通道设备尤其重要，因此提高了接口速度。这个QSFP+规范基于INF-8438规范，但它不向后兼容。地址128 Page00用于指示使用QSFP +存储器映射而不是QSFP存储器映射。

7.2、时序规范
7.2.1、简介
低速信号基于在Vcc下工作的低压CMOS（LVCMOS）。主机应使用连接到2线接口SCL（时钟）和SDA（数据）信号上的Vcc_host的上拉电阻。详细的电气规范在4.1.2中给出。

对于超过1位长的所有寄存器，命名法是MSB-LSB。

7.2.2、管理接口时序规范
为了支持多通道器件，考虑了串行接口的更高时钟速率。

在启动I2C总线通信之前，主机应在I2C总线上的所有模块的ModSelL线上提供设置时间（Host_select_setup）。在2线串行总线通信完成且满足保持时间要求（Host_select_hold）之前，主机不得更改任何模块的ModSelL线。QSFP +模块的I2C接口地址为1010000X（A0h）。为了允许在同一条I2C总线上访问多个QSFP +模块，QSFP +引脚排列包括一个ModSelL或模块选择引脚。该引脚（在模块中被拉高或取消选择）必须由主机保持低电平以选择感兴趣的模块并允许通过I2C接口进行通信。除非进行选择，否则模块不得响应或接受I2C总线指令。（以下部分为第四章内容，主要为引脚定义与功能描述等）


注：关于Rxp、Rxn、Txp、Txn；

p（positive）表示差分电路的正极；n（negative）表示差分电路的负极；反向/非反向指差分信号+/-。

下图（QSFP+主板光学模块示意图）显示了一个完整的QSFP+主机PCB原理图的示例，它连接到SerDes和control ICs。

下图 ：示例QSFP+主板无源铜线示意图

4.1.1、低速电气硬件引脚
除2线串行接口外，该模块还具有以下用于控制和状态的低速引脚：ModSelL、ResetL、LPMode、ModPrsL、INTL

4.1.1.1、 ModSelL

ModSelL是输入引脚。当主机保持低电平时，模块响应I2C命令。ModSelL允许在单个I2C接口总线上使用多个QSFP+模块。当ModSelL为“High”时，模块不应响应或确认来自主机的任何I2C接口信号。ModSelL信号输入节点必须偏置到模块中的“High”状态。

为了避免冲突，在取消选择任何QSFP+模块后，主机系统不应在ModSelL Deassert的时间内尝试I2C接口通信。类似地，在与新选择的模块通信之前，主机必须至少等待ModSelL assert时间段。只要满足上述时序要求，不同模块的assert（断言）和assert（解除断言）周期可能重叠。

4.1.1.2 、ResetL

必须将ResetL引脚拉至QSFP+模块中的Vcc。 ResetL引脚上的低电平时间超过最小脉冲长度（t_Reset_init）会启动完整的模块复位，将所有用户模块设置恢复为默认状态。模块复位assert时间（t_init）在ResetL引脚上的低电平释放后的上升沿开始。 在执行复位（t_init）期间，主机应忽略所有状态位，直到模块指示复位中断完成：模块通过在Data_Not_Ready位被否定的前提下，断言“低”IntL信号来指示这一点。请注意，在上电（包括热插入）时，模块应发出复位完成的中断，而无需复位。

4.1.1.3 、LPMode

LPMode引脚应在QSFP +模块中上拉至Vcc。该功能受LPMode引脚以及Power_override和Power_set软件控制位（A0h，Byte93，Bit0-1）的组合影响。

该模块有两种模式：低功耗模式和高功耗模式。高功耗模式在四种功率等级之一中运行。

当模块处于低功耗模式时，其最大功耗为1.5W。如果意外插入这些模块，这可以保护无法冷却更高功率模块的主机。在这种低功耗模式下，模块I2C接口和所有激光安全功能必须完全可操作。在低功耗模式下，模块仍支持完成复位中断。

如果扩展标识符位（Page 00h，Byte129，Bit6-7）指示功耗大于1.5W且模块处于低功耗模式，则必须将功耗降至1.5W以下，同时仍保持上述功能。没有规定实现低功率的确切方法，但是在这种状态下，Tx或Rx或两者都可能无法工作。如果扩展标识符位指示其功耗小于1.5W，则模块应完全正常工作，无论其处于低功耗还是高功率模式。

如果LPMode引脚处于高电平状态，或者Power_override和Power_set都处于高电平，则模块应处于低功耗模式。如果LPMode引脚处于低电平状态，或者Power_override位为高电平且Power_set位为低电平，则模块应处于高功耗模式。请注意，Power_override位默认状态为低。真值表如下所示：

在Power up时，Power_override和Power_set位应该设置默认为0。

4.1.1.4 、ModPrsL

ModPrsL被拉到主机板上的Vcc_Host，并在模块中接地。ModPrsL在插入时断言为“低”，当模块物理上不在主机连接器上时（不在位），Modprsl将被取消断言为“高”。

4.1.1.5、 IntL

IntL是输出引脚。“低”时，表示可能的模块操作故障或对主机系统至关重要的状态。主机使用I2C接口识别中断源。IntL引脚是开路集电极输出，必须拉至主机板上的主电源电压。完成复位后，当读取Byte 2，Bit0（数据未就绪）值为“0”且读取标志字段（见7.6.1.2）时，INTL引脚置为“高电平”。

4.1.2、低速电气规范
除SCL和SDA之外的低速信号，都是基于在Vcc下工作的低电压TTL（LVTTL）。Vcc是指VccTx，VccRx，Vcc_host或Vcc1的通用电源电压。主机应在每个I2C接口SCL（时钟），SDA（数据）和所有低速状态输出上使用连接到Vcc_host的上拉电阻。SCL和SDA是一个热插拔接口，可以支持总线拓扑。在模块插入或移除期间，模块可以实现预充电电路，以防止损坏来自已使用总线的其他模块的数据传输。

4.1.3、高速电气规范
4.1.3.1 、Rx（n）（p / n）

Rx（n）（p / n）是QSFP +模块接收器数据输出。Rx（n）（p / n）是交流耦合的100欧姆差分线路，应在主机ASIC（SerDes）上以100欧姆差分端接。交流耦合在QSFP +模块内部，主板上不需要。正确端接后，差分电压摆幅应满足≤1600 mVpp或相关标准，以较小者为准。注：由于专为QSFP+设计的主板可能会插入QSFP模块，建议主板输入的损坏阈值至少为1600mv峰间差分值。

光输入信号丢失的输出抑制，称为Rx抑制，如下所示。如果任何信道上的光信号变得等于或小于断言LOS所需的电平，则该信道的接收器数据输出应被抑制或禁用。在抑制或禁用状态下，输出阻抗水平保持不变，而差分电压摆幅应小于50mVpp。

在正常操作中，默认情况下Rx抑制激活。可以通过I2C接口使用Rx Squelch Disable禁用Rx抑制。Rx Squelch Disable是一个可选功能。具体细节请参见7.6.5.2。

4.1.3.2、 Tx（n）（p / n）

Tx（n）（p / n）是QSFP +模块发送器数据输入。它们是交流耦合的100欧姆差分线路，QSFP +模块内部具有100欧姆差分端接。交流耦合在QSFP +模块内部，主板上不需要。对于6 Gb / s及以下的输入，输入可接受250 mV至800 mV之间的单端电压摆幅，以及500 mVpp至1600 mVpp之间的差分电压摆幅。为获得最佳EMI结果，建议单端摆动控制在250 mV和600 mV之间，并且差分摆动控制在500 mVpp至1200 mVpp之间。对于高于6 Gb / s的操作，请参阅相应的规范，例如：802.3ba附件86A，FC-PI-4，FC-PI-5或InfiniBand规范。10G以太网参考SFF-8431。由于有可能将QSFP +模块插入到按照INF-8438i设计用于QSFP接口的主机中，模块输入的损坏阈值应至少为1600 mV峰间差分值。

输出抑制(以下简称Tx抑制)，输入信号丢失(以下简称Tx LOS)为可选功能。实现时，其功能如下。在差分情况下，任何通道上的峰间电信号小于50mvpp，则该通道的发射机光输出将被抑制或禁用，并设置相关的TxLOS标志。在抑制时，发射机OMA应小于或等于-26 dBm，禁用时发射机功率应小于或等于-30 dBm。对于如以太网的应用，其发射机关闭条件是根据平均功率定义的，建议禁用发射机；并且对于如InfiniBand的应用，其发射器关闭条件是根据OMA定义的，建议对发射器进行抑制。

在模块操作中，在实现Tx抑制的情况下，默认情况下Tx抑制是激活的。可以通过I2C接口使用Tx Squelch Disable禁用Tx抑制。Tx Squelch Disable是一个可选功能。