2. 二级运算放大器的偏置电路

1.电路设计

1.1.偏置电路

  在前面的运放中，M₇和M₅都需要给栅极提供一个偏置电压。图1.1中M₈和M₇完全相同，M₇支路的电流要求为0.8uA，因此独立电流源需要产生0.8uA的电流。这次就是要设计实际电路将理想电流源代替。

  图1.2是一个常见的偏置电路。M₁₀、M₁₁、M₈和M₁₂构成偏置电路。偏置电路M₈M₁₂和运放的M₃M₄尺寸相同。M₁₀、M₁₁的尺寸应该是1：K，为了使晶体管都工作在饱和区，这里选择K=2。所以M₁₀尺寸和M₁M₂相同，M₁₁的Multiplier设置为M₁₀的2倍。

  对于NMOS晶体管，M₈M₁₂和M₃M₄尺寸相同，但是流过M₈M₁₂的电流是M₃M₄的二倍。因此M₈M₁₂的V_GS比M₃M₄大，M₈M₁₂的g_m/i_d小于M₃M₄。PMOS晶体管M₁₀也与M₈M₁₂类似。
  而PMOS晶体管M₁₁的Multiplier增大了一倍，流过的电流也比M₁M₂增大一倍，因此M₁₁的V_GS、g_m/i_d两个参数与M₁M₂相同。
  偏置电路的电流计算公式：
$$\begin{array}{rl}{V}_{GS10}& -V_{GS11}=I\cdot R_1\\ V_{TH10}+\sqrt{\frac{2I}{{\mu }_p{C}_{ox}(W/L{)}_P}}-& (V_{TH11}+\sqrt{\frac{2I}{{\mu }_p{C}_{ox}K(W/L{)}_P}})=I\cdot R_1\end{array}$$

  可见忽略沟道调制效应的话，电流大小与电源电压无关。假设V_TH10=V_TH11：
$$\begin{array}{rl}& \sqrt{\frac{2I}{{\mu }_p{C}_{ox}(W/L{)}_P}}-\sqrt{\frac{2I}{{\mu }_p{C}_{ox}K(W/L{)}_P}}=I\cdot R_1\\ \sqrt{K}\cdot 2I& \sqrt{\frac{1}{2I{\mu }_p{C}_{ox}K(W/L{)}_P}}-2I\sqrt{\frac{1}{2I{\mu }_p{C}_{ox}K(W/L{)}_P}}=I\cdot R_1\\ (2\sqrt{2}& -2)\sqrt{\frac{1}{2I{\mu }_p{C}_{ox}K(W/L{)}_P}}=（2\sqrt{2}-2）\frac{1}{g_{m11}}=R_1\end{array}$$

  前面提到M₁₁的g_m/i_d与M₁M₂相同，运放设计中M₁M₂的g_m/i_d=16：
$$\begin{array}{rl}\frac{g_{m11}}{I_{D11}}=\frac{g_{m1，2}}{I_{D1，2}}& =16\\ g_{m11}=16\cdot I_{D11}=16\cdot 0.8& uA=12.8uS\\ R_1=16\cdot I_{D11}=(2\sqrt{2}-2)& \frac{1}{g_{m11}}=64.7k\Omega \end{array}$$

1.2.启动电路

  晶体管M₁₃、M₁₅和M₁₆构成启动电路。M₁₆看作电容C₁₆，当V_DD上电后，M₁₃导通给C₁₆充电；刚开始C₁₆电压低，M₁₅导通产生电流给偏置电路NMOS栅源电容充电，当栅源的压降大于V_TH后开始正常工作。一段时间后C₁₆充电到V_DD，M₁₅关断启动电路停止工作。

2.电路仿真

2.1.偏置电路仿真

  从图2.1的仿真结果来看电源电压的变化还是会影响输出的电流大小。这是因为设计的过程中忽略了沟道调制效应。可以使用cascode结构减小这个误差。

2.2.启动电路仿真

  对启动电路进行tran仿真得到图2.2的结果。可以看到启动过程中有一个接近3uA的电流过冲，高出所需电流800nA三倍多。而且M₁₆的电容C₁₆越大过冲越大，最大能有十几uA。为什么会有这个过冲呢？
  修改电路的过程中发现增大M₈和M₁₂的L能够减小过冲，代价是达到稳定电流需要更长的时间。扫描L得到下面的仿真结果。

  为什么会产生这样的结果呢？
  为什么增大L会增加电流稳定时间？

3.疑问

  为什么启动过程中会产生过冲？为什么M₁₆的电容C₁₆越大过冲越大？过冲要怎么消除？
  为什么启动过程中增大M₈和M₁₂的L会增加电流稳定时间？