本文主要是介绍通信系统的端接技术，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
目录
分类
源端串联端接
原理
注意
要求
特点
末端并联端接
原理
特点
戴维南端接
特点
RC端接
原理
特点
总结
摘要
端接，是指消除信号反射的一种方式。在传输线中，当阻抗出现不匹配时，会发生反射，而减小和消除（实际上无法根本消除，反射是一定存在的）反射的方法是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配，从而使源反射系数或负载反射系数为零。
分类
源端串联端接
这是最常用的
原理
发送端驱动器输出阻抗一般少于传输线特性阻抗，需要在发送端加上串联端接电阻，在这种方式中，加载到传输线的信号摆幅只有满摆幅的一半，信号到达接收端时，由于接收器的输入阻抗很高，信号发生全反射，反射系数为1，如TX输出1V电压，在传输线只有0.5V，经过接收器的全反射后，又达到了1V电压。当反射信号回到源端时，往源端看去的阻抗也是等于传输线的特性阻抗，因此信号被端接电阻和内阻完全吸收。
注意
在源端必须等待反射波返回，才能使源端的电压达到全摆幅。
要求
端接电阻应尽可能靠近TX，端接电阻值加上TX内阻应等于传输线特性阻抗越靠近TX，端接电阻越能够和TX端内阻成为一个整体，在TX和端接电阻之间的不匹配所导致的影响就越小。
特点
设计简单，功耗小，常见于USB等电路设计，由于直接在传输线串联了电阻，增加了RC时间常数，延缓上升时间，不太适合于高速信号，不能驱动分布式负载。
设计过USB电路的工程师知道，一般会在USB芯片TX串一个33R左右的电阻，这就是因为芯片TX内阻一般比较低，十几二十多欧吧，所以要加上一个33欧左右电阻，加起来单端阻抗等于50欧。
可以知道的是，通信系统的TX端输出阻抗小，是由于内部mos驱动电路导致，而RX端之所以要很大的输入阻抗，是因为要减轻发送端的驱动压力，由于接收端输入阻抗很大，接近于开路状态，所以整个链路不会消耗很大电流，也就减少了发送端的驱动压力，发送端仅仅需要一点点电流，我的RX端就能够“感知”。
末端并联端接
原理
端接电阻值等于传输线特性阻抗，以消除末端反射。
特点
存在直流功耗。上拉端接会导致低电平不是绝对0V；下拉端接会导致高电平不是满幅值，可能影响判决。
戴维南端接
特点
存在直流功耗，同时存在上拉电阻和下拉电阻，可以抑制过冲，基本无单端端接的电平裕量问题，可驱动分布式负载，适合于高速背板，长传输线设计。
在intel主板或背板设计经常能看到戴维南端接电路，实际有使用，或者有预留位置没有上元器件。
RC端接
原理
RC串联与传输线并联到地，R值等于传输线的特性阻抗。
特点
无直流功耗，RC时间常数会影响信号上升时间。
网上有一张端接图，如下
案例
DRAM中的片上端接
DRAM（DDR2/DDR3/DDR4/DDR5）技术能够以比以前更高的速率传输数据，需要一些手段来增强数据总线的信号完整性，同时仍保持性能。下图描绘了具有片上端接 （ODT） 功能的 DRAM I/O driver，简化电路如下图所示，以便更好地理解。
ODT在DRAM I/O driver的简化电路表示
片上端接（ODT）允许DRAM根据需要打开/关闭每个接口信号线的端接电阻和相关电路，从而增强了内存通道的信号完整性。
DRAM中的片上端接（ODT）如何工作
使用片上端接 （ODT） 涉及两个步骤。首先，必须在 DRAM 中选择片上端接 （ODT） 值。其次，可以使用 ODT 控制器的 ODT 引脚动态启用/禁用它。要配置 ODT，可以使用不同的方法。对于 DRAM，它是通过使用适当的 ODT 值设置模式寄存器来完成的。
根据 DRAM 设备的状态，有时序要求。从本质上讲，片上端接 （ODT） 在数据传输之前打开，然后在数据传输后立即关闭。这种灵活性能够根据需要精确地进行最佳端接。
总结
了解各种端接技术有利于信号完整性的认识，也是做到技术深度的必经之路，不论是原理图工程师还是PCB工程师，都涉及到端接技术的知识，原理图工程师需要将符号画出来，不管是否要上件，而PCB工程师要知道端接电路最好的摆放位置，设计好以后原理图工程师/硬件工程师要检查layout，因此，深入学习端接技术是很有必要的。
参考 什么是On-die Termination（ODT，片上端接）-CSDN博客
这篇关于通信系统的端接技术的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
