本文主要是介绍MakeFile边学边用-变量覆盖 override，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
变量覆盖 override
作用是使 Makefile中定义的变量能够覆盖 make 命令参数中指定的变量
语法:
- override <variable> = <value>
- override <variable> := <value>
- override <variable> += <value>
下面通过一个例子体会 override 的作用：
# Makefile内容 (没有用override) SRCS := programA.c programB.c programC.call:@echo "SRCS: " $(SRCS)# bash中运行make $ make SRCS=nothing SRCS: nothing################################################## Makefile内容 (用override) override SRCS := programA.c programB.c programC.call:@echo "SRCS: " $(SRCS)# bash中运行make $ make SRCS=nothing SRCS: programA.c programB.c programC.c
这篇关于MakeFile边学边用-变量覆盖 override的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
