本文主要是介绍计算机组成原理 易错知识点 第一章-第四章 计算机概述；总线与存储器，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
第一章
1.冯诺依曼基本工作方式：控制流驱动方式单处理机
2.存储程序原理：按地址访问并顺序执行指令；冯氏机：最重要的特点是存储程序，也就是说指令和数据都存储在存储器中，CPU运行程序时从存储器中读到每一条指令 然后运行它，这就是存储程序的基本原理(定义)。
3.地址译码器是主存的构成部分；地址寄存器存在于cpu内，不在ALU和CU内；
4.机器语言是唯一可以直接执行的语言；汇编语言用助记符编写；
5.主存按字节编址，字地址与该字内部地址最小的字节一致
6.冯诺依曼区分指令和地址：CPU根据指令周期的不同阶段区分；存储程序原理：指令以代码的形式事先输入主存储器然后按其在存储器中的首地址执行程序的第一条指令按此顺序执行其他；功能：数据传送、数据存储、数据处理、操作控制、操作判断。
7.CPU内的IR、MAR、MDR对程序员不可见。时钟频率可以加快指令的执行速度但与CPI无关；CS性能综合参数为吞吐率。当前设计高性能计算机重要技术途径未采用并行处理技术。
8.解释名词
PC：程序计数器。用于存放下一条指令的地址，当取完一个字节以后，PC的值会自动加一，为取在下一条指令做准备。位数和MAR位数相同。
IR： 指令寄存器，用于存放译码之后的指令。字长和指令字长相同。
MDR：主存数据寄存器。位数表示主存一个存储空间的存储字长。
MAR：主存地址寄存器。位数反应存储单元个数，存放的是用于索引存储器的地址，其位数和地址总线位数相同。
存储单元表示存储二进制代码的容器，一个存储单元可以存储一连串的二进制代码，这串二进制代码被称为一个存储字，代码的位数为存储字长。
简答
1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要?
解:计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。计算机硬件——计算机的物理实体。
计算机软件——计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
2.如何理解计算机系统的层次结构
答：从计算机系统的层次结构来看，它通常可以有五个以上的层次，在每一层次（级）上都能进行程序设计。由下至上可排序为：第一级微程序设计级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，有各种高级语言汇编程序支持和执行。还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
4.如何理解计算机组成和计算机体系结构
答：计算机体系结构是指程序员所见到的计算机系统的属性，如有无乘法指令；计算机组成是指计算机系统结构所给属性的逻辑实现，如如何实现乘法指令。5.冯·诺依曼计算机的特点是什么？
解:冯氏计算机的特点是:P9
·由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
·指令和数据以同一形式（二进制形式）存于存储器中；
·指令由操作码、地址码两大部分组成；
·指令在存储器中顺序存放，通常自动顺序取出执行；
·以运算器为中心（原始冯氏机）。
5.如何提高机器速度？
提高速度：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；可以采用多体并行结构提高整机的速度；有cache的DRAM；
针对控制器，可以通过指令流水设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；
针对I/O系统，可以运用DMA 技术不中断现行程序，提高CPU的效率。
6.名词解释：
存储字——一个存储单元所存二进制代码的逻辑单位；
存储字长——一个存储单元所存二进制代码的位数；
存储容量——存储器中可存二进制代码的总量；（通常主、辅存容量分开
描述）机器字长——CPU 能同时处理的数据位数；
指令字长——一条指令的二进制代码位数；
CPU 与MM 合称主机；运算器与控制器合称CPU。
CPU——Central Processing Unit，中央处理机（器），见7题；
PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并
可自动计数形成下一条指令地址的计数器；
IR--Instruction Register，
指令寄存器，存放当前正在执行的指令的寄存器；
CU——Control Unit，控制单元（部件），控制器中产生微操作命令序列
的部件，为控制器的核心部件；
ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术
逻辑运算的逻辑部件；
ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放
运算结果的寄存器；
MQ——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘
数、除法时存放商的寄存器。
X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作
数寄存器，即运算器中工作寄存器之一，用来存放操作数；
MAR——Memory Address Register，存储器地址寄存器，内存中用来存放
欲访问存储单元地址的寄存器；
MDR——Memory Data Register，存储器数据缓冲寄存器，主存中用来存
放从某单元读出、或写入某存储单元数据的寄存器；
I/0——Input/Output equipment，输入/输出设备，为输入设备和输出设
备的总称，用于计算机内部和外界信息的转换与传送；
MIPS——Million Instruction Per Second，每秒执行百万条指令数，为
计算机运算速度指标的一种计量单位；
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；
CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上）
主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元——可存放一个机器字并具有特定存储地址的存储单位；
存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；
第三章
1.名词解释
总线宽度 ： 通常指数据总线的根数；
总线带宽 ： 总线的数据传输率，指单位时间内总线上传输数据的位数；
总线复用 ： 指同一条信号线可以分时传输不同的信号（地址总线和数据总线）。
总线的主设备（主模块） ： 指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块） ： 指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期 ： 指总线完成一次完整而可靠的传输所需时间；
总线的通信控制 ： 指总线传送过程中双方的时间配合方式。
2.总线通信控制是解决什么问题的？总的来说有哪几种控制方式？各自的特点是什么？
总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。
通常有 同步通信、半同步通信、异步通信、分离通信 四种方式
同步通信：统一时标控制（时标由CPU总线控制部件发出）。优点：模块间配合简单一致。缺点：主从模块强制性“同步”，按最慢部件设计公共时钟，严重影响这总线工作效率，设计局限性，缺乏灵活性。
异步通信：允许各模块速度的不一致性。设计灵活。主从模块之间采用应答方式（握手方式）。分为不互锁、半互锁、全互锁。
半同步通信：保留同步通信和异步通信特点。所有的地址、命令、数据信号发出时间，按照时钟前沿；接收方采用时钟后沿。允许不同速度的模块和谐工作。。增设“等待”（WAIT）响应信号线，通过插入时钟协调。
分离式：
通信各模块欲占用总线使用权都必须提出申请。
在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号。
各模块在准备数据的过程中都不占用总线，是总线可接受其他模块的请求。
总线被占用时都在做有效占用，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，充分利用总线的有效占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行式传送。对大型计算机很重要。
3.串行传输和并行传输有何区别？各适用于什么场合？
串行传输：数据在单条 1 位宽的传输线上，一位一位地按顺序分时传送。成本低，速度慢，适合远距离数据传输。
并行传输：数组在多条并行 1 位宽的传输线上，同时由源传送到目的地。成本高，速度快，适合近距离数据传输
4.总线是各个部件共享的传输介质，是连接各个部件的信息传输线
5.特性
分时特性一个讲者：任一时刻最多只允许一方向总线；发送信息，否则引起总线冲突；多个听者：同一时刻允许多方从总线接收信息
总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。为了减轻总线
负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
6.总线分为：片内总线、系统总线和通信总线系统总线又数据总线、地址总线和控制总线 数据总线双向与机器字长、存储字长有关；地址总线单向与存储地址、I/0地址有关；控制总线有出有入（对任一控制线而言，是单向的；对cpu而言，是双向的)
7.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？
解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器香询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。
8.解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
解：总线的主设备（主模块）指一次总线传输期间，拥有总线控制权的设备
总线的从设备（从模块）一一指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期一一总线完成一次完整而可靠的传输所需时间；
9.分离式通信有何特点，主要用于什么系统？特点：各模块有权申请占用总线
采用同步方式通信，不等待对方回答各模块准备数据时，不占用总线。总线在占用时都在做有效工作，无空闲；充分地利用了总线的有效占用，从而实现了总线在多个主、从模块间的信息交叉重叠并行式传送，普遍用于大型计算机系统。
10.什么是总线的数据传送速率，它与哪些因素有关？
答：总线的数据传输速率也称为总线带宽，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量单位可用MB印s(兆字节每秒)表示，它与总线工作频率和总线宽度（数据总线的根数，用位表示）有关。标准传输率=总线工作频率×总线宽度(b/8)
第四章
1.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何
管理这些层次？
答：存储器的层次结构主要体现在Cache一主存和主存一辅存这两个存储
层次上。Cache-一主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存；主存一辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存一辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
2..说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时闻+，恢复时间
存储器的带宽指单位时间内从存储器进出信息的最大数量。
3.什么叫刷新？为什么要刷新？说明刷新有几种方法。
解：刷新一一对DRAM定期进行的全部重写过程；
刷新原因一一因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，
因此安排了定期刷新操作；
常用的刷新方法有三种一一集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间：
异步式：是集中式和分散式的折衷。
4.什么是多体并行存储器？有哪两种存储体编址方式，各自有什么特点？
多体并行系统就是采用多体模块组成的存储器。每个模块有相同的容量和存取速度，各模块各自都有独立的地址寄存器(MAR)、数据寄存器(MDR)、地址译码、驱动电路和读/写电路，他们能并行工作，又能交叉工作。
高位交叉：高位地址可表示体号，低位地址为体内地址
低位交叉：低位地址用来表示体号，高位地址为体内地址
5.Cache、主存和辅存构成的三级存储系统分别的目的是什么？设计依据是？
缓存-主存层次：解决 CPU 和主存速度不匹配的问题。依据：缓存的速度比主存的速度高，只要讲 CPU 近期要用的信息调入缓存，CPU 便可以直接从缓存中获取信息。主存和缓存之间的数据调用由硬件自动完成，对程序员透明。
主存-辅存：解决存储系统的容量问题。依据：辅存的速度比主存的速度低，而且不能和 CPU 直接交换信息，但它的容量比主存大得多，可以存放大量暂时未使用得信息。当 CPU 需要用到这些信息时，再将辅存的内容调入主存，供 CPU 直接访问。主存和辅存之间的数据调用是由硬件和操作系统共同完成的。
6.当CPU发出读请求时，若访存地址在Cache中命中，就将此地址转换成Cache地址，直接对Cache进行读操作，与主存无关；若Cache不命中，则仍需访问主存，并把此字所在的块一次性地从主存调入Cache。若此时Cache己满，则需根据某种替换算法，用这个块替换Cache中原来的某信息，整个过程全部由硬件实现：值得注意的是，CPU与Cach©之间的数据交换以字为单位，而Cache与主存之间的数据交换则以Cache块的单位。
当CPU发出写请求时，若Cache命中，有可能会遇到Cache与主存中的内容不一致的问题.
所以若Cache命中，需要按照一定的写策略处理，常见的处理方法有全写法和回写法，，
7.直接映射 首先根据访存地址中间的c位，找到对应的Cache行，将对应Cache行中的标记和主存地址的高t位标记进行较，若相等且有效位为1，则访问Cac“命中，此比时根据主存地证中低位的块内地址，在对应的Cach©行中存取信息若不相等或有效位为0，则“不命中，此时CPU从主存中读出该地址所在的块信息送到对应的Cache行中，将有效位置1，并将标记设置为地址中的高1位，同时将该地址中的内容送CPU。
8.组相联
CPU访存过程如下，首先根据访存地址中间的组号找到对应的Cache组：将对应Cache组中每个行的标记与主存地址的高位标记进行比较，若有个相等卫有效位为1则访问Cache命中，此时根据主存地址中的块内地址，在对应Che行中存取信息：若都不相等或虽相等但有效位为0,则不命中，此时CPU从主存中读出该地址所在的块信息送到对应Cache组的任意一个空闲行中，将有效位置1，并设置标记，同时将该地址中的内容送CPU。
9.
写策略 全写-非写分配 回写-写分配法；
1)全写法（写直通法、write--through)。当CPU对Cache写命中时，必须把数据同时写入Cache和主存。当某一块需要替换时，不必把这一块写回主存，用新调入的块直接覆盖即可。这种方法实现简单，能随时保持主存数据的正确性。缺点是增加了访存次数，降低了Cache的效率。写缓冲：为减少全写法直接写入主存的时间损耗，在Cache和主存之间加一个写缓冲(Write Buffer),如下图所示。CPU同时写数据到Cache和写缓冲中，写缓冲再控制将内容写入主存。写缓冲是一个队列，写缓冲可以解决速度不匹配的问题。但若出现频繁写时，会使写缓冲饱和溢出。
2)回写法(write-back)。当CPU对Cache写命中时，只把数据写入Cache.,而不立即写入主存，只有当此块被换出时才写回主存。这种方法减少了访存次数，但存在不一致的隐患。为了减少写回主存的开销，每个Cache行设置一个修改位（脏位）。若修改位为l,则说明对应Cache行中的块被修改过，替换时需要写回主存：若修改位为0，则说明对应cache行中的块未被修改过，替换时无须写回主存。写分配法(write-allocate)。加载主存中的块到Cache中，然后更新这个Cache块。它试图利用程序的空间局部性，但缺点是每次不命中都需要从主存中读取一块2)非写分配法(not-write-allocate)。只写入主存，不进行调块。
10.
程序访问的局部性原理包括时间局部性和空间局部性。时间局部性是指在最近的未来要用到的信息，很可能是现在正在使用的信息，因为程序中存在循环。空间局部性是指在最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间正是邻近的，因为指令通常是顺序存放、顺序执行的，数据一般也是以向量、数组等形式簇聚地存储在一起的。
高速缓冲技术就是利用局部性原理，把程序中正在使用的部分数据存放在一个高速的、容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而提高程序的执行速度。
11.计算
计算 Cache
命中率 H=cache命中次数/访问主存总次数 Nc/（Nm+Nc）
T平=H*Tc+（1-H）*Tm
效率e=Ta/Tc=r/r+（1-r）*H r=Tm/Tc
直接映射 主存地址结构：标记t=m-c；行号c 块内地址b位
全相联 标记/块内地址
组相联 标记 组号 块内地址
Cache内包含有效位1标记位t一致性维护位替换控制位和数据
12.请简述Cache的基本工作原理。
任何时刻都有一些主存块处在缓存块中。CPU 欲读取主存某字的时候，有两种可能：一种是需要的字已经在缓存中，即可直接访问 Cache；另一种是所需的字不在 Cache 内，此时需将该字所在的主存整个字块一次调入 Cache 中。如果主存块已经调入缓存块，则称该主存块与缓存块建立了对应关系。
13.
磁盘
存储容量C=C=n×k×s
其中C:存储总容量，n为存放信息的盘面数，k为每个盘面的磁道数，s为每条磁道记录二进制代码数
道距：相邻两条磁道中心线的距离成为道距（p）
于是：道密度D=1/p
位密度=每道字节数/2*pi*磁道半径
数据传输率：单位时间内磁表面存储器向主机传输数据的位数或字节数
传输率=D×V
平均寻址时间：寻址时间分为两个部分：
第一：寻找目标磁道（t1）
第二：找到磁道后，磁头等待欲读/写的磁道的区段旋转到磁头下所需要的时间（t2）
T=t1+t2=（t1max+t1min）/2+(t2max+t2min)/2
柱面数=道密度*（外径-内径）/2
这篇关于计算机组成原理 易错知识点 第一章-第四章 计算机概述；总线与存储器的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
